[发明专利]半导体制造方法有效
| 申请号： | 201310215647.1 | 申请日： | 2013-05-31 |
| 公开（公告）号： | CN104217948B | 公开（公告）日： | 2018-04-03 |
| 发明（设计）人： | 殷华湘;秦长亮;朱慧珑 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种FinFET制造方法，在去除假栅极层和假栅极绝缘层之后，在外延腔中，采用HCl或H2预烘焙工艺对所述鳍片中的FinFET沟道区域进行选择性刻蚀，避免了现有工艺中的缺陷，在保护沟道区域、栅极侧墙以及ILD层的同时，能够精确控制选择性刻蚀的量，有利于在沟道区域形成高迁移率薄膜和进行不同沟道长度和阈值电压器件的集成；同时，减少了晶片转移次数，避免了晶片沾污。 | ||
| 搜索关键词： | 半导体 制造 方法 | ||
【主权项】：
一种半导体器件制造方法，用于制造FinFET器件，其中，包括如下步骤：提供衬底，在所述衬底上形成鳍片；形成假栅极绝缘层和假栅极层；形成栅极侧墙；定义源漏区域的图案，刻蚀形成源漏区域凹槽；在外延腔中，通过外延工艺在所述源漏区域凹槽中形成源漏区域；去除所述假栅极层和所述假栅极绝缘层；在外延腔中，采用预烘焙工艺对所述鳍片中的FinFET沟道区域进行选择性刻蚀，所述选择性刻蚀包括对所述鳍片的顶面和侧面的刻蚀或者仅包括对所述鳍片的顶面的刻蚀；形成高K栅极绝缘层和金属栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310215647.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
