[发明专利]导电插塞的形成方法

摘要

一种导电插塞的形成方法，包括提供半导体衬底，所述半导体衬底上具有晶体管和覆盖所述晶体管的介质层，所述晶体管包括源漏区和栅极区；在所述介质层上形成硬掩膜层；在所述硬掩膜层中形成与所述源漏区对应的开口；以剩余的所述硬掩膜层为掩模，沿所述开口蚀刻所述介质层，直至形成暴露出所述源漏区的源漏区接触孔；在所述源漏区接触孔中填充导电材料。本发明所提供的导电插塞的形成方法中，硬掩膜层的耐蚀刻性能高，其厚度较小，以其为掩模蚀刻形成的接触孔形貌佳，最终形成的导电插塞的良率高。

主权项

一种导电插塞的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上具有晶体管和覆盖所述晶体管的介质层，所述晶体管包括源漏区和栅极区；在所述介质层上形成硬掩膜层；在所述硬掩膜层中仅形成与所述源漏区对应的开口；以剩余的所述硬掩膜层为掩模，沿所述开口蚀刻所述介质层，直至形成暴露出所述源漏区的源漏区接触孔；在所述源漏区接触孔中填充导电材料；所述晶体管为鳍式场效应晶体管；在形成所述硬掩膜层之前，还包括：在所述介质层中形成暴露出所述栅极区的栅极区接触孔，并在所述介质层上形成牺牲层，所述牺牲层填充满所述栅极区接触孔；所述硬掩膜层形成在所述牺牲层上；在所述源漏区接触孔中填充所述导电材料之前，还包括：去除所述牺牲层直至再次暴露出所述栅极区接触孔；在所述源漏区接触孔中填充所述导电材料之时，所述导电材料同时填充所述栅极区接触孔；在形成所述栅极区接触孔之前，所述栅极区包含金属栅极；所述栅极区接触孔仅形成在与所述栅极区对应的隔离结构上方；所述硬掩膜层的材料包括氮化钛、氮化硼和氮化铝的其中一种或它们的任意组合。