[发明专利]计数器、计数方法、AD转换器、固态成像装置和电子装置有效
| 申请号： | 201310232543.1 | 申请日： | 2013-06-13 |
| 公开（公告）号： | CN103516352B | 公开（公告）日： | 2017-11-17 |
| 发明（设计）人： | 久松康秋 | 申请（专利权）人： | 索尼公司 |
| 主分类号： | H03K21/00 | 分类号： | H03K21/00;H04N5/374;H04N5/3745;H04N5/378 |
| 代理公司： | 北京市柳沈律师事务所11105 | 代理人： | 匡霖 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了计数器、计数方法、AD转换器、固态成像装置和电子装置。该计数器配置为在输入时钟的两个沿进行计数以输出对前一计数值和下一计数值的加法值或减法值，包括锁存所述输入时钟的第一锁存电路；锁存来自所述第一锁存电路的输出的第二锁存电路；保持计数值的第0位的数据的保持部分；以及校正部分，在所述第二锁存电路的输出和所述保持部分的输出的基础上关于计数值的第一位及后续位的数据进行计数校正。 | ||
| 搜索关键词： | 计数器 计数 方法 ad 转换器 固态 成像 装置 电子 | ||
【主权项】：
一种计数器，配置为在输入时钟的两个沿进行计数以输出前一计数值和下一计数值的加法值或减法值，包括：第一锁存电路，锁存所述输入时钟；第二锁存电路，锁存来自所述第一锁存电路的输出；保持部分，保持所述前一计数值的第0位的数据；以及校正部分，在所述第二锁存电路的输出和所述保持部分的输出的基础上关于所述前一计数值和下一计数值的第一位及后续位的数据进行计数校正，其中所述计数校正包括：对于所述前一计数值和下一计数值的加法值，当所述前一计数值和下一计数值是奇数时，将1个计数的加法校正施加于所述前一计数值和下一计数值的第一位及后续位，或者对于所述前一计数值和下一计数值的减法值，当所述前一计数值和下一计数值是偶数时，将1个计数的加法校正施加于所述前一计数值和下一计数值的第一位及后续位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼公司，未经索尼公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310232543.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种电路板清洗剂及其制备方法
- 下一篇：一种铝箔用印刷油墨及其制备方法
