[发明专利]用于存储器共享的电路

摘要

本发明公开了一种用于共享存储器的存储器共享电路，该电路包括连接到存储器的多个单元处理器，其中，该单元处理器包括配置成通过存储器、缓冲地址和数据总线来连接的缓冲器，以及配置成连接到缓冲器以通过缓冲器访问存储器的处理器，并且其中，该多个单元处理器配置成通过防止由于处理器访问存储器的地址/数据总线冲突来允许处理器共享存储器。

主权项

一种用于共享存储器的存储器共享电路，所述电路包括连接到所述存储器的多个单元处理器，其中，所述单元处理器包括：配置成通过缓冲地址总线和缓冲数据总线连接至所述存储器的缓冲器，以及配置成连接到所述缓冲器以通过所述缓冲器访问所述存储器的处理器，并且其中，所述多个单元处理器配置成通过防止由于处理器访问存储器的地址/数据总线冲突来允许所述处理器共享所述存储器；其中，所述电路进一步包括逻辑电路单元，所述逻辑电路单元配置成利用由所述缓冲器缓冲并且输出的信号来确定所述处理器的授权信号的逻辑值和所述缓冲器的使能信号的逻辑值；其中，所述逻辑电路单元配置成通过确定所述存储器的所述授权信号的逻辑值和所述缓冲器的所述使能信号的逻辑值来允许所述多个单元处理器中的仅一个单元处理器的处理器访问所述存储器；其中，所述逻辑电路单元配置为：将所述多个单元处理器的第一单元处理器内的第一缓冲器所缓冲的访问请求REQ1信号连接到或门的第一输入端，将所述多个单元处理器的第二单元处理器内的第二缓冲器所缓冲的访问请求REQ2信号通过第二反相器连接到所述或门的第二输入端，并将所述REQ2信号通过第一反相器连接到所述第一缓冲器的第一使能端以及连接到所述第二单元处理器内的第二处理器的第二授权信号端，并且所述或门的输出端通过所述第一单元处理器内的第一处理器的第一授权信号端连接到所述第二缓冲器的使能信号端以及通过第三反相器连接到所述第二缓冲器的使能信号端。