[发明专利]基于FPGA的eMMC控制器及其工作方法有效
| 申请号： | 201310264666.3 | 申请日： | 2013-06-27 |
| 公开（公告）号： | CN103280238B | 公开（公告）日： | 2017-02-08 |
| 发明（设计）人： | 周杰;郝立燕;李建厂;张健 | 申请（专利权）人： | 山东量子科学技术研究院有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10 |
| 代理公司： | 济南圣达知识产权代理有限公司37221 | 代理人： | 张勇 |
| 地址： | 250101 山东省济南市高新*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了基于FPGA的eMMC控制器及其工作方法，包括初始化模块、主控模块、eMMC接口逻辑模块、数据处理模块和时钟控制模块；所述初始化模块与eMMC接口逻辑模块双向通信，所述主控模块分别与eMMC接口逻辑模块和数据处理模块双向通信，所述时钟控制模块分别与初始化模块、主控模块和eMMC接口逻辑模块连接；工作时，所述初始化模块与上层应用系统通信，所述主控模块与上层应用系统双向通信，所述eMMC接口逻辑模块和数据处理模块均与eMMC芯片双向通信，所述数据处理模块通过外部缓存与上层应用系统双向通信。本发明具有通用性强、操作接口方便、能高速读写的优点。 | ||
| 搜索关键词： | 基于 fpga emmc 控制器 及其 工作 方法 | ||
【主权项】：
基于FPGA的eMMC控制器，其特征是，包括初始化模块、主控模块、eMMC接口逻辑模块、数据处理模块和时钟控制模块；所述初始化模块与eMMC接口逻辑模块双向通信，所述主控模块分别与eMMC接口逻辑模块和数据处理模块双向通信，所述时钟控制模块分别与初始化模块、主控模块和eMMC接口逻辑模块连接；工作时，所述初始化模块与上层应用系统通信，所述主控模块与上层应用系统双向通信，所述eMMC接口逻辑模块和数据处理模块均与eMMC芯片双向通信，所述数据处理模块通过外部缓存与上层应用系统双向通信；所述初始化模块与eMMC接口逻辑模块进行交互，向eMMC接口逻辑模块发送初始化所需命令，通过eMMC接口逻辑模块控制eMMC芯片来完成对eMMC芯片的初始化，包括eMMC芯片的识别、电压匹配、模式配置；初始化完成后，所述初始化模块向上层应用系统发送初始化完成的标志信号；所述模式配置为在eMMC芯片进入Transfer_state后，对eMMC芯片进行高速模式、数据位宽及数据单双沿模式的配置；将eMMC芯片配置为8位数据位宽和双沿模式。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东量子科学技术研究院有限公司，未经山东量子科学技术研究院有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310264666.3/，转载请声明来源钻瓜专利网。
