[发明专利]阵列基板、制备方法以及显示装置无效
申请号: | 201310272317.6 | 申请日: | 2013-07-01 |
公开(公告)号: | CN103367248A | 公开(公告)日: | 2013-10-23 |
发明(设计)人: | 成军;宁策;孙宏达;杨维;王珂 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L29/06;H01L27/12;H01L29/786 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 彭瑞欣;陈源 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于显示技术领域,具体涉及一种阵列基板、制备方法以及显示装置。一种阵列基板,包括基板以及设置于基板上的多条栅线和多条数据线,栅线与数据线交叉设置且将基板划分为多个像素区域,像素区域内设置有薄膜晶体管,薄膜晶体管包括栅极、源极和漏极,栅极与栅线电连接,源极与数据线电连接,其中,栅极、栅线与数据线同层设置,数据线在与栅线交叉的区域断开,断开的数据线通过与数据线不同层的数-数连接线电连接。有益效果是:本发明的阵列基板中,有源层采用金属氧化物半导体材料形成,整个阵列基板仅需采用四次构图工艺即可制备完成,且栅线与数据线由形成栅极的同层金属层形成,简化了工艺,极大地提高了产能,节约了成本。 | ||
搜索关键词: | 阵列 制备 方法 以及 显示装置 | ||
【主权项】:
一种阵列基板,包括基板以及设置于所述基板上的多条栅线和多条数据线,所述栅线与所述数据线交叉设置且将所述基板划分为多个像素区域,所述像素区域内设置有薄膜晶体管,所述薄膜晶体管包括栅极、源极和漏极,所述栅极与所述栅线电连接,所述源极与所述数据线电连接,其特征在于,所述栅极、所述栅线与所述数据线同层设置,所述数据线在与所述栅线交叉的区域断开,断开的所述数据线通过与所述数据线不同层的数‑数连接线电连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310272317.6/,转载请声明来源钻瓜专利网。
- 上一篇:经编机的送经机构
- 下一篇:一种金属丝提花伞面面料
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造