[发明专利]一种基于FPGA高速串行IO的保密通信方法有效
| 申请号： | 201310280783.9 | 申请日： | 2013-07-05 |
| 公开（公告）号： | CN103346878A | 公开（公告）日： | 2013-10-09 |
| 发明（设计）人： | 王孙龙;陈伟;祝宁华;刘建国 | 申请（专利权）人： | 中国科学院半导体研究所 |
| 主分类号： | H04L9/00 | 分类号： | H04L9/00;H04K1/00 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 100083 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA高速串行IO的保密通信方法，包括：在FPGA芯片中构建数据传输通道；在通信发送端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片，在通信接收端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片；在通信发送端，将待发送的数据传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据加密，然后从FPGA芯片输出，进入通信传输网；在通信接收端，将从通信传输网接收的数据先传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据解密，然后从FPGA芯片输出，进入通信终端。利用本发明，提高了数据传输速率，降低了设备负担。 | ||
| 搜索关键词： | 一种 基于 fpga 高速 串行 io 保密 通信 方法 | ||
【主权项】：
一种基于FPGA高速串行IO的保密通信方法，其特征在于，包括：在FPGA芯片中构建数据传输通道，该数据传输通道包括一个Transceiver RX模块、一个RAM模块、一个加/解密寄存器模块、一个M序列模块和一个Transceiver TX模块；在通信发送端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片，在通信接收端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片；在通信发送端，将待发送的数据传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据加密，然后从FPGA芯片输出，进入通信传输网；在通信接收端，将从通信传输网接收的数据先传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据解密，然后从FPGA芯片输出，进入通信终端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所，未经中国科学院半导体研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310280783.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种手机令牌自动回收系统及方法
- 下一篇：一种汽车数据通信方法及设备
