[发明专利]基于多条处理逻辑线实现高速宽带的方法和装置无效
| 申请号： | 201310290110.1 | 申请日： | 2013-07-11 |
| 公开（公告）号： | CN103441961A | 公开（公告）日： | 2013-12-11 |
| 发明（设计）人： | 周杰;何志川;孙伟 | 申请（专利权）人： | 盛科网络（苏州）有限公司 |
| 主分类号： | H04L12/933 | 分类号： | H04L12/933;H04L12/935 |
| 代理公司： | 苏州慧通知识产权代理事务所(普通合伙) 32239 | 代理人： | 安纪平 |
| 地址： | 215021 江苏省苏州市工业园区*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了一种基于多条处理逻辑线实现高速宽带的方法和装置，报文从芯片物理层端口进入芯片内部后，依次经过处理逻辑线的入方向处理引擎的解析、转发管理模块的转发和出方向处理引擎的编辑处理后从芯片物理层端口输出。每两条处理逻辑线的转发管理模块之间设置连接通道，实现跨逻辑处理线的报文处理。本发明既可以实现多条处理逻辑线对报文的同时处理，同时又可以实现报文进行跨处理逻辑线处理，大大提高了芯片对报文的处理速度，满足日益增长的带宽要求；芯片开发成本低，实用性高，便于进行推广使用。 | ||
| 搜索关键词： | 基于 处理 逻辑 实现 高速 宽带 方法 装置 | ||
【主权项】：
基于多条处理逻辑线实现高速宽带的方法，其特征在于：在芯片内部设置至少两条逻辑处理线以及用于连接逻辑处理线的连接通道，报文从芯片物理层端口进入到芯片内部后，经芯片内部的逻辑处理线并行处理或顺序处理后，从芯片物理层端口输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于盛科网络（苏州）有限公司，未经盛科网络（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310290110.1/，转载请声明来源钻瓜专利网。
