[发明专利]一种图像加密方法

摘要

本发明涉及图像处理，具体为一种图像加密方法，图像加密方法包括以下步骤：由真随机序列发生器生成真随机序列；对原始图像灰度值序列进行置乱得到置乱图像灰度值序列；所述置乱图像灰度值序列和所述真随机序列进行逐位异或，得到加密图像灰度值序列。由于真随机序列随机性高、均匀分布性好、相邻元素之间不相关，即使知道了真随机序列发生器的种子和算法，也不能推算出该真随机序列，所以加密后图像的抗攻击性强，同时真随机序列和图像置乱结合起来加密图像，进一步增强了加密后图像的抗攻击性；且图像置乱过程采用分块置乱，各图像块可并行处理，因此也提高了图像置乱的处理速度。

主权项

一种图像加密方法，其特征在于包括以下步骤：步骤1：由真随机序列发生器生成真随机序列；步骤2：对原始图像灰度值序列进行置乱得到置乱图像灰度值序列；步骤3：所述置乱图像灰度值序列和所述真随机序列进行逐位异或，得到加密图像灰度值序列；上述步骤1中所述真随机序列发生器，包括随机源模块和后处理电路，其中随机源模块包括晶体振荡器、第一RS触发器RS1、第二RS触发器RS2、第三RS触发器RS3、……、第m‑1个RS触发器RSm‑1、第m个RS触发器RSm，其中，m为正整数，第一异或门XOR1，第一D触发器D1和第二D触发器D2，二分频器；后处理电路包括第二异或门XOR2、第三异或门XOR3、第四异或门XOR4、第五异或门XOR5和第六异或门XOR6，第三D触发器D3、第四D触发器D4、第五D触发器D5、第六D触发器D6、第七D触发器D7、第八D触发器D8、第九D触发器D9、第十D触发器D10和第十一D触发器D11，触发器D1,1、触发器D1,2、……、触发器D1,n‑1、触发器D1,n，触发器D2,1、触发器D2,2、……、触发器D2,n‑1、触发器D2,n，异或门XOR1,1、异或门XOR1,2、……、异或门XOR1,n‑2、异或门XOR1,n‑1，异或门XOR2,1、异或门XOR2,2、……、异或门XOR2,n‑2、异或门XOR2,n‑1，其中，n为正整数；二分频器的输入端和晶体振荡器连接，第一RS触发器RS1的R输入端、S输入端和时钟信号输入端与晶体振荡器连接，第二RS触发器RS2的R输入端、S输入端和时钟信号输入端与晶体振荡器连接，第三RS触发器RS3的R输入端、S输入端和时钟信号输入端与晶体振荡器连接，依此类推，第m个RS触发器RSm的R输入端、S输入端和时钟信号输入端与晶体振荡器连接，第一RS触发器RS1的Q输出端、第二RS触发器RS2的Q输出端、第三RS触发器RS3的Q输出端、……、第m‑1个RS触发器RSm‑1的Q输出端、第m个RS触发器RSm的Q输出端分别和第一异或门XOR1的输入端连接，第一异或门XOR1的输出端和第一D触发器D1的D输入端连接，第一D触发器D1的Q输出端和第二D触发器D2的D输入端连接，第二D触发器D2的Q输出端和第三D触发器D3的D输入端连接，第三D触发器D3的Q输出端和第四D触发器D4的D输入端连接，第四D触发器D4的Q输出端和第五D触发器D5的D输入端连接，第五D触发器D5的Q输出端和第六D触发器D6的D输入端连接，第一D触发器D1的时钟信号输入端、第二D触发器D2的时钟信号输入端、第三D触发器D3的时钟信号输入端、第四D触发器D4的时钟信号输入端、第五D触发器D5的时钟信号输入端和第六D触发器D6的时钟信号输入端分别和二分频器的输出端连接，触发器D1,1的时钟信号输入端、触发器D1,2的时钟信号输入端、触发器D1,3的时钟信号输入端、……、触发器D1,n‑1的时钟信号输入端、触发器D1,n的时钟信号输入端分别和二分频器的输出端连接，触发器D1,1的Q输出端和触发器D1,2的D输入端连接，触发器D1,2的Q输出端和触发器D1,3的D输入端连接，依此类推，触发器D1,n‑1的Q输出端和触发器D1,n的D输入端连接，触发器D1,n‑1的Q输出端、触发器D1,n的Q输出端分别和异或门XOR1,n‑1的两个输入端连接，触发器D1,n‑2的Q输出端、异或门XOR1,n‑1的输出端分别和异或门XOR1,n‑2的两个输入端连接，触发器D1,n‑3的Q输出端、异或门XOR1,n‑2的输出端分别和异或门XOR1,n‑3的两个输入端连接，依此类推，触发器D1,1的Q输出端、异或门XOR1,2的输出端分别和异或门XOR1,1的两个输入端连接，异或门XOR1,1的输出端和触发器D1,1的D输入端连接，触发器D2,1的时钟信号输入端、触发器D2,2的时钟信号输入端、触发器D2,3的时钟信号输入端、……、触发器D2,n‑1的时钟信号输入端、触发器D2,n的时钟信号输入端分别和二分频器的输出端连接，触发器D2,1的Q输出端和触发器D2,2的D输入端连接，触发器D2,2的Q输出端和触发器D2,3的D输入端连接，依此类推，触发器D2,n‑1的Q输出端和触发器D2,n的D输入端连接，触发器D2,n的Q输出端、触发器D2,n‑1的Q输出端分别和异或门XOR2,n‑1的两个输入端连接，触发器D2,n‑2的Q输出端、异或门XOR2,n‑1的输出端分别和异或门XOR2,n‑2的两个输入端连接，触发器D2,n‑3的Q输出端、异或门XOR2,n‑2的输出端分别和异或门XOR2,n‑3的两个输入端连接，依此类推，触发器D2,1的Q输出端、异或门XOR2,2的输出端分别和异或门XOR2,1的两个输入端连接，异或门XOR2,1的输出端和触发器D2,1的D输入端连接，触发器D1,n的Q输出端、触发器D2,n的Q输出端分别和第二异或门XOR2的两个输入端连接，第三D触发器D3的Q输出端、第四D触发器D4的Q输出端、第五D触发器D5的Q输出端、第六D触发器D6的Q输出端、第二异或门XOR2的输出端分别和第三异或门XOR3的五个输入端连接，第三异或门XOR3的输出端、第七D触发器D7的Q输出端分别和第四异或门XOR4的两个输入端连接，第七D触发器D7的时钟信号输入端、第八D触发器D8的时钟信号输入端、第九D触发器D9的时钟信号输入端、第十D触发器D10的时钟信号输入端、第十一D触发器D11的时钟信号输入端分别和二分频器的输出端连接，第七D触发器D7的Q输出端和第八D触发器D8的D输入端连接，第八D触发器D8的Q输出端和第九D触发器D9的D输入端连接，第九D触发器D9的Q输出端和第十D触发器D10的D输入端连接，第十D触发器D10的Q输出端和第十一D触发器D11的D输入端连接，第九D触发器D9的Q输出端、第十一D触发器D11的Q输出端分别和第五异或门XOR5的两个输入端连接，第四异或门XOR4的输出端、第五异或门XOR5的输出端分别和第六异或门XOR6的两个输入端连接，第六异或门XOR6的输出端和第七D触发器D7的D输入端连接，第四异或门XOR4的输出端为真随机序列发生器的输出端，输出真随机序列R(i)。