[发明专利]一种超低功耗混合型内容可寻址存储器

摘要

本发明公开了一种超低功耗混合型内容可寻址存储器，其字结构控制电路（102′）的电路结构包括：第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第二NMOS晶体管（N2）依次串联于正电压输入端和负电压输入端之间；与非型块（101）中的第一匹配线（ML1）通过反相器（F）与第二NMOS晶体管（N2）电连接；或非型块（103）中的第二匹配线（ML2）分别与第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第三NMOS晶体管（N3）电连接；字结构匹配线（ML）由第四PMOS晶体管（P4）和第四NMOS晶体管（N4）之间引出。本发明不仅能够避免在预充阶段产生直流功耗、改善预充能力，而且能够大幅削减甚至消除字结构匹配线ML上的电平抖动，从而保证了字结构匹配线ML上输出结果的准确性。

主权项

一种超低功耗混合型内容可寻址存储器，包括控制单元、CAM单元阵列和字匹配电路；该CAM单元阵列包括至少一个混合型CAM字结构；其特征在于，该混合型CAM字结构包括：与非型块（101）、字结构控制电路（102′）和或非型块（103）；该字结构控制电路（102′）包括：反相器（F）、第二NMOS晶体管（N2）、第三NMOS晶体管（N3）、第四NMOS晶体管（N4）、第四PMOS晶体管（P4）和字结构匹配线（ML）；与非型块（101）中的第一匹配线（ML1）通过反相器（F）与第二NMOS晶体管（N2）的栅极电连接；第二NMOS晶体管（N2）的源极与负电压输入端电连接；第二NMOS晶体管（N2）的漏极分别与第三NMOS晶体管（N3）的源极和第四NMOS晶体管（N4）的源极电连接；第三NMOS晶体管（N3）的栅极与或非型块（103）中的第二匹配线（ML2）电连接；第三NMOS晶体管（N3）的漏极与或非型块（103）中的源极并联共用线（S）电连接；第四NMOS晶体管（N4）的栅极与或非型块（103）中的第二匹配线（ML2）电连接；第四NMOS晶体管（N4）的漏极与第四PMOS晶体管（P4）的漏极电连接；第四PMOS晶体管（P4）的栅极与或非型块（103）中的第二匹配线（ML2）电连接；第四PMOS晶体管（P4）的源极与正电压输入端电连接；字结构匹配线（ML）的一端与第四NMOS晶体管（N4）的漏极电连接；字结构匹配线（ML）的另一端与该内容可寻址存储器的字匹配电路电连接。