[发明专利]一种NOR型闪存式存储器

摘要

本申请公开了一种NOR型闪存式存储器，包括存储单元阵列和外围电路；所述外围电路包括2P个行译码电路、2P个列译码电路和P个源线驱动电路；所述存储单元阵列包括P个双阵列单元，每个双阵列单元包括2个子阵列；P为正整数；所述子阵列与所述行译码电路通过字线一一对应连接；所述子阵列与所述列译码电路通过位线一一对应连接；每个双阵列单元对应一个所述源线驱动电路，所述子阵列通过源线连接于与所述子阵列所属的双阵列单元相对应的源线驱动电路。本申请将存储单元阵列划分为偶数个子阵列，且每两个子阵列共用一个源线驱动电路。相对于现有技术，本申请减少了源线驱动电路的个数，从而减少了存储器的占用面积，解决了现有技术的问题。

主权项

一种NOR型闪存式存储器，其特征在于，包括存储单元阵列和外围电路；所述外围电路包括2P个行译码电路、2P个列译码电路和P个源线驱动电路；所述存储单元阵列包括P个双阵列单元，每个所述双阵列单元包括2个子阵列；P为正整数；所述子阵列与所述行译码电路通过字线一一对应连接；所述子阵列与所述列译码电路通过位线一一对应连接；每个所述双阵列单元对应一个所述源线驱动电路，所述子阵列通过源线连接于与所述子阵列所属的双阵列单元相对应的源线驱动电路；其中，所述P个双阵列单元按n行k列的矩阵形式排列；k，n为正整数；并且，当n>1时，所述列译码电路包括本地列译码电路；所述外围电路还包括一个全局列译码电路；所述全局列译码电路与灵敏放大器电路连接，所述全局列译码电路通过全局位线与所述本地列译码电路连接；所述全局列译码电路用于对列地址进行译码，以得到并选通所述列地址对应的全局位线；所述存储器通过以下方式进行数据读取：同时将所述子阵列的源线通过源线驱动电路接地；所述行译码电路对欲读取数据的行地址进行译码，得到与所述行地址对应的字线；所述本地列译码电路对所述欲读取数据的列地址进行译码，并选通译码得到的与所述列地址对应的位线，所述全局列译码电路对所述欲读取数据的列地址进行译码，并选通译码得到的与所述列地址对应的全局位线；对所述与所述行地址对应的字线进行充电，同时通过所述灵敏放大器电路感测通过所述被选通的全局位线输送的、所述被选通的位线的电流值；将充电结束时灵敏放大器电路感测的电流值I与参考电流值I0进行比较，根据所述比较结果得到所述欲读取数据。