[发明专利]NMOS金属栅极晶体管的形成方法在审
| 申请号： | 201310342569.1 | 申请日： | 2013-08-07 |
| 公开（公告）号： | CN104347377A | 公开（公告）日： | 2015-02-11 |
| 发明（设计）人： | 张海洋;李凤莲 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种NMOS金属栅极晶体管的形成方法，包括：提供衬底；在衬底上形成伪栅结构，伪栅结构包括：栅介质层、位于栅介质层上的含氮扩散阻挡层、和位于含氮扩散阻挡层上的伪栅极；在衬底上形成层间介质层，层间介质层和伪栅极的上表面齐平；去除伪栅极，形成底部露出含氮扩散阻挡层的沟槽；去除伪栅极之后，使含氮扩散阻挡层暴露于含N等离子体环境中，以对含氮扩散阻挡层进行等离子体处理；等离子体处理之后，在沟槽内形成金属栅极。所述等离子体处理步骤可以提高NMOS金属栅极晶体管的TDDB性能。 | ||
| 搜索关键词： | nmos 金属 栅极 晶体管 形成 方法 | ||
【主权项】：
一种NMOS金属栅极晶体管的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成伪栅结构，所述伪栅结构包括：栅介质层、位于栅介质层上的含氮扩散阻挡层、和位于含氮扩散阻挡层上的伪栅极；在所述衬底上形成层间介质层，所述层间介质层和伪栅极的上表面齐平；去除所述伪栅极，形成底部露出所述含氮扩散阻挡层的沟槽；去除所述伪栅极之后，使所述含氮扩散阻挡层暴露于含N等离子体环境中，以对所述含氮扩散阻挡层进行等离子体处理；进行所述等离子体处理之后，在所述沟槽内形成金属栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310342569.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种新型高亮PSS的制备方法
- 下一篇：一种硅片的制绒方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
