[发明专利]一种单总线接收逻辑结构在审
| 申请号： | 201310347693.7 | 申请日： | 2013-08-09 |
| 公开（公告）号： | CN104346314A | 公开（公告）日： | 2015-02-11 |
| 发明（设计）人： | 鲍长君 | 申请（专利权）人： | 上海龙诚自动化系统有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 上海精晟知识产权代理有限公司 31253 | 代理人： | 冯子玲 |
| 地址： | 200433 上海市杨浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种单总线接收逻辑结构，包括边缘触发模块、时钟发生模块和复位模块，所述边缘触发模块分别与复位模块、时钟发生模块相连接，所述复位模块与时钟发生模块相连接，所述边缘触发模块连接单总线信号输入端，用于识别数码串起始边缘并使能时钟发生模块开始时钟计时；所述时钟发生模块与系统时钟相连接，用于时钟计时，并按照预先设定的脉宽和帧位数，输出预先设定好的片选时钟信号、位时钟信号和帧复位信号。本发明取得的技术效果是：可以由硬件可编程器件实现该功能，硬件消耗资源少，时延小，处理速度快，实时性强，纯硬件执行不会发生软件死机，接收比特率不受MCU机器周期影响，可以实现对高速码率的接收。 | ||
| 搜索关键词： | 一种 总线 接收 逻辑 结构 | ||
【主权项】：
一种单总线接收逻辑结构，其特征在于：包括边缘触发模块、时钟发生模块和复位模块，所述边缘触发模块分别与复位模块、时钟发生模块相连接，所述复位模块与时钟发生模块相连接，所述边缘触发模块连接单总线信号输入端，用于识别数码串起始边缘并使能时钟发生模块开始时钟计时；所述复位模块用于为上电开始时提供复位信号并控制其余信号的使能其接收端接收帧复位信号；所述时钟发生模块与系统时钟相连接，用于时钟计时，并按照预先设定的脉宽和帧位数，输出预先设定好的片选时钟信号、位时钟信号和帧复位信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海龙诚自动化系统有限公司，未经上海龙诚自动化系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310347693.7/，转载请声明来源钻瓜专利网。
