[发明专利]一种低功耗的长指令字指令存储器及其优化功耗的方法

摘要

本发明属于微处理器技术领域，具体涉及一种微处理器的指令存储器及其优化功耗的方法。本发明将指令存储器的位宽扩充为4条指令，并且，相应地对存储器的指令选择逻辑、选择信号、时钟信号进行修改，实现指令存储器的位宽扩展。另外，本发明还针对程序中可能出现的分支导致这种技术性能降低进行了功耗优化处理，保证本发明在有分支的情况下仍然能不差于原始的设计。与现有的架构相比，本发明提供的长指令字指令存储器及优化功耗的方法，能够在几乎不增加硬件开销、并且不影响处理器工作最高频率的情况下，有效地降低大部分嵌入式应用的访存功耗，从而降低整个处理器的功耗。

主权项

1.一种长指令字指令存储器，以现有的微处理器架构为基础，所述微处理器包括取指令级、译码级、执行级、访存储器级、对齐级和写回级，其特征在于，将指令存储器的位宽从原始1条指令扩展到4条指令，即将相邻的4条指令并为一条长指令字，每次访问指令存储器可以获取4条指令，并且，相应地依次对指令存储器的地址信号、选择信号、时钟信号进行修改,具体的修改方式为：（1）对于指令存储器的地址信号，采用处理器程序计数器PC除去低二位的值进行选择；（2）对于指令存储器的选择信号，只有当需要访问指令存储器时，选择信号才有效，需要访问指令存储器的情况有两种，其一是程序计数器PC的低二位为2’b00，其二为当程序执行遇到分支指令时；（3）对于指令存储器的时钟信号，只有出现需要访问指令存储器的第二种情况时，才将指令存储器的时钟打开，否则将其利用门控时钟进行屏蔽；在最后选择1条指令供给处理器时，再按照程序计数器PC的最低二位，选择哪一个长指令的槽被选中： 即PC最低二位，如果为00，则选择长指令的第一个槽的指令，如果为01，则选择长指令的第二个槽的指令，如果为10，则选择长指令的第三个槽的指令，如果为11，则选择长指令的第四个槽的指令，最终实现指令存储器的位宽扩展。