[发明专利]用于集成式降压型DC/DC开关变换器的抗振铃电路

摘要

本发明涉及电子电路技术，具体的说是涉及一种集成式降压型DC/DC开关变换器中的抗振铃电路。本发明所述的用于集成式降压型DC/DC开关变换器的抗振铃电路，其特征在于，还包括P型场效应晶体管和控制逻辑电路；所述P型场效应晶体管的源极与电感L的一端连接、漏极与电感L的另一端连接、栅极与控制逻辑电路的输入端连接，控制逻辑电路三个输入端分别连接PMOS管控制信号、NMOS管控制信号和振铃信号。本发明的有益效果为，在传统降压型DC/DC开关变换器基础上，增加了一个连接在电感两端的集成式P型场效应晶体管，实现了集成式DC/DC开关变换器抗振铃的目标。本发明尤其适用于DC/DC开关变换器。

主权项

用于集成式降压型DC/DC开关变换器的抗振铃电路，包括第一P型场效应晶体管MP、N型场效应晶体管MN、电感L和负载电容CL，所述第一P型场效应晶体管MP的源极接电源VDD、栅极接第一栅极逻辑信号P_GATE、漏极与N型场效应晶体管MN的漏极和电感L的一端连接形成振铃点；所述N型场效应晶体管MN的栅极接第二栅极逻辑信号N_GATE；所述电感L的另一端与负载电容CL的一端连接，电容CL的另一端和N型场效应晶体管MN的源极均接地；其特征在于，还包括第二P型场效应晶体管MP1和控制逻辑电路；所述第二P型场效应晶体管MP1的源极与电感L的一端连接、漏极与电感L的另一端连接、栅极与控制逻辑电路的输出端连接；控制逻辑电路的第一输入端连接第一栅极逻辑信号P_GATE、第二输入端连接振铃点电压信号、第三输入端连接第二栅极逻辑信号N_GATE。