[发明专利]一种提取半导体器件栅介质层陷阱时间常数的方法

摘要

本发明公开一种提取半导体器件栅介质层陷阱时间常数的方法，属于微电子器件可靠性领域。该方法首先初始化半导体器件中陷阱状态，使得陷阱最终状态为空状态；然后栅端施加DC信号或AC信号，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；将时间t1改为t2=t1+Δt，其他的条件不变，重复上一步骤，依次类推，进行N次测量得到t1、t1+Δt……t1+(N-1)Δt N个时间点对应的漏端电流状态；随后进行滑动平均，计算得到(N-n)个时刻点对应的占据几率P；利用公式拟合得到陷阱的俘获时间常数与发射时间常数。

主权项

1.一种提取半导体器件栅介质层陷阱时间常数的方法，具体步骤包括：A.初始化半导体器件中陷阱的状态，使得陷阱最终状态为空状态；B.栅端施加DC信号Vg1，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；C.按照B步的方法，将时间t1改为t2=t1+Δt，其他的条件不变，检测漏端电流状态，进行N次测量得到t1、t1+Δt……t1+(N-1)Δt N个时间点分别对应的漏端电流状态；D.根据漏端电流状态是否跳变得到N个0/1的记录，随后按时间顺序对N个0/1数值进行步长为n的滑动平均，计算得到N-n时刻点对应的占据几率P；E.利用公式拟合得到τ_c与τ_e，分别对应DC信号下的陷阱的俘获时间常数与发射时间常数。