[发明专利]制造半导体器件的方法和半导体器件有效
| 申请号： | 201310369745.0 | 申请日： | 2013-08-22 |
| 公开（公告）号： | CN103715084A | 公开（公告）日： | 2014-04-09 |
| 发明（设计）人： | 山田敦史;温井健司 | 申请（专利权）人： | 富士通株式会社;富士通半导体股份有限公司 |
| 主分类号： | H01L21/331 | 分类号： | H01L21/331;H01L29/778 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 顾晋伟;全万志 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及制造半导体器件的方法和半导体器件。制造半导体器件的方法包括:在衬底上依次层叠并形成电子渡越层、电子供给层、蚀刻停止层以及p型膜，该p型膜由包含Al的掺杂有实现p型的杂质元素的氮化物半导体材料形成，该蚀刻停止层由包含GaN的材料形成;通过干法蚀刻来移除在除待形成栅电极的区域以外的区域中的p型膜，以在待形成栅电极的区域中形成p型层，在观察到干法蚀刻中的等离子体发射时进行干法蚀刻，在干法蚀刻开始之后且没有观察到源自Al的等离子体发射时停止干法蚀刻;以及在p型层上形成栅电极。 | ||
| 搜索关键词： | 制造 半导体器件 方法 | ||
【主权项】：
一种制造半导体器件的方法，包括:在衬底上依次层叠并形成电子渡越层、电子供给层、蚀刻停止层以及p型膜，所述p型膜由包含Al的掺杂有实现p型的杂质元素的氮化物半导体材料形成，所述蚀刻停止层由包含GaN的材料形成;通过干法蚀刻来移除在除待形成栅电极的区域以外的区域中的所述p型膜，以在所述待形成栅电极的区域中形成p型层，在观察到所述干法蚀刻中的等离子体发射时进行所述干法蚀刻，在所述干法蚀刻开始之后，当观察不到源自Al的等离子体发射时，停止所述干法蚀刻;以及在所述p型层上形成所述栅电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社;富士通半导体股份有限公司，未经富士通株式会社;富士通半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310369745.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
