[发明专利]增强存储阵列位线缺陷漏电的方法有效
| 申请号： | 201310376629.1 | 申请日： | 2013-08-26 |
| 公开（公告）号： | CN104425036B | 公开（公告）日： | 2018-10-19 |
| 发明（设计）人： | 洪杰;苏如伟;王林凯 | 申请（专利权）人： | 北京兆易创新科技股份有限公司 |
| 主分类号： | G11C29/04 | 分类号： | G11C29/04;G11C29/10 |
| 代理公司： | 北京品源专利代理有限公司 11332 | 代理人： | 胡彬 |
| 地址： | 100083 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体存储技术领域，具体涉及一种增强存储阵列位线缺陷漏电的方法，所述方法包括：对存储阵列进行编程，形成棋盘格测试图形；所述形成棋盘格测试图形指存储阵列中形成的高阈值电压存储单元和低阈值电压存储单元依次间隔排列形成的高阈值电压存储单元和低阈值电压存储单元分布。在存储阵列相邻位线之间和相邻字线之间形成高电平和低电平；持续一定时间所述在存储阵列相邻位线之间和相邻字线之间形成的高电平和低电平，根据相邻位线之间形成的高低平和低电平的电压差增强位线之间潜在缺陷的漏电。本发明采用技术方案，增强了位线之间潜在缺陷的漏电，进而在检测阶段检测出来，提升了存储器读取数据的准确度。 | ||
| 搜索关键词： | 增强 存储 阵列 缺陷 漏电 方法 | ||
【主权项】：
1.一种增强存储阵列位线缺陷漏电的方法，其特征在于，包括：对存储阵列进行编程或擦除，形成棋盘格测试图形；所述形成棋盘格测试图形指所述存储阵列中形成的高阈值电压存储单元和低阈值电压存储单元依次间隔排列形成的所述高阈值电压存储单元和所述低阈值电压存储单元分布；在存储阵列相邻位线之间和相邻字线之间形成高电平和低电平，其中，所述高电平的电压值处于所述高阈值电压存储单元中形成的高阈值电压和所述低阈值电压存储单元中形成的低阈值电压之间；持续一定时间所述在存储阵列相邻位线之间和相邻字线之间形成高电平和低电平，根据所述相邻位线之间形成的高低平和低电平的电压差增强所述存储阵列位线之间潜在缺陷的漏电；其中，在所述存储阵列相邻位线之间和相邻字线之间形成高电平和低电平包括：对存储阵列中奇数行字线施加低电平和偶数行字线施加高电平；对所述存储阵列中奇数列位线施加高电平，其中偶数列位线在位线上导通存储单元作用下处于低电平；或者，对存储阵列中奇数行字线施加高电平和偶数行字线施加低电平；对所述存储阵列中偶数列位线施加高电平，其中奇数列位线在位线上导通存储单元作用下处于低电平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司，未经北京兆易创新科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310376629.1/，转载请声明来源钻瓜专利网。
