[发明专利]半导体结构的形成方法有效
申请号: | 201310382868.8 | 申请日: | 2013-08-28 |
公开(公告)号: | CN104425371B | 公开(公告)日: | 2017-09-22 |
发明(设计)人: | 何其暘 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/28 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体结构的形成方法,包括提供半导体衬底,半导体衬底第一区域上具有第一鳍部,第二区域上具有若干分立的第二鳍部以及位于第一鳍部和第二鳍部顶部的第一图形化掩膜层;在半导体衬底表面形成表面与第一图形化掩膜层的表面齐平的介质层;在介质层表面形成第二图形化掩膜层,第二图形化掩膜层覆盖第一区域和第二区域连接处的相邻的第一鳍部和第二鳍部之间的部分介质层表面;刻蚀部分介质层,在介质层内形成凹槽;在所述凹槽内形成栅介质材料层和栅极材料层;形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极。所述方法可以减少形成第一栅极和第二栅极所需要的刻蚀次数,降低工艺成本和刻蚀误差。 | ||
搜索关键词: | 半导体 结构 形成 方法 | ||
【主权项】:
一种半导体结构的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底具有第一区域和第二区域,所述第一区域上具有若干分立的第一鳍部,第二区域上具有若干分立的第二鳍部,以及位于所述第一鳍部和第二鳍部顶部的第一图形化掩膜层;在所述半导体衬底表面形成介质层,所述介质层的表面与第一图形化掩膜层的表面齐平;在所述介质层表面形成第二图形化掩膜层,所述第二图形化掩膜层覆盖第一区域和第二区域连接处的相邻的第一鳍部和第二鳍部之间的部分介质层表面;以所述第二图形化掩膜层为掩膜刻蚀部分介质层,在所述介质层内形成凹槽;在所述凹槽内壁表面形成栅介质材料层和位于栅介质材料层表面且填充满所述凹槽并覆盖第二图形化掩膜层的栅极材料层;对所述栅极材料层进行处理,形成位于第一区域上横跨所述第一鳍部的第一栅极和位于第二区域上横跨所述第二鳍部的第二栅极,所述第一栅极和第二栅极之间通过第二图形化掩膜层和位于所述第二图形化掩膜层下方的介质层隔离。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310382868.8/,转载请声明来源钻瓜专利网。
- 上一篇:CMOS结构的形成方法
- 下一篇:一种半导体器件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造