[发明专利]三维可变电阻存储器件及其制造方法无效
申请号: | 201310392442.0 | 申请日: | 2013-09-02 |
公开(公告)号: | CN104103754A | 公开(公告)日: | 2014-10-15 |
发明(设计)人: | 朴南均 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 俞波;毋二省 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供了一种3D可变电阻存储器件及其制造方法。半导体衬底包括外围区,所述外围区具有顶表面,其中,外围电路形成在外围区中。外围电路包括形成在半导体衬底的表面上的驱动晶体管,其中,半导体衬底形成驱动晶体管的沟道。半导体衬底包括单元区,所述单元区具有顶表面,其中,单元区的顶表面的高度比所述外围区的顶表面的高度低,由此在单元区中限定出沟槽。多个存储器单元,多个存储器单元的每个包括:开关晶体管,所述开关晶体管形成在单元区中半导体衬底上;沟道,所述沟道沿着与半导体衬底的表面大体垂直的方向延伸;以及可变电阻层,所述可变电阻层响应于开关晶体管而选择性地储存数据。 | ||
搜索关键词: | 三维 可变 电阻 存储 器件 及其 制造 方法 | ||
【主权项】:
一种可变电阻存储器件,包括:半导体衬底,所述半导体衬底包括:外围区,所述外围区具有顶表面,其中,外围电路形成在所述外围区中,所述外围电路包括形成在所述半导体衬底的表面上的驱动晶体管,其中,所述半导体衬底形成所述驱动晶体管的沟道,以及单元区,所述单元区具有顶表面,其中,所述单元区的顶表面的高度低于所述外围区的顶表面的高度,由此在所述单元区中限定出沟槽;以及多个存储器单元,所述多个存储器单元中的每个包括:开关晶体管,所述开关晶体管形成在所述单元区中的半导体衬底上,沟道,所述沟道沿着与所述半导体衬底的表面大体垂直的方向延伸,以及可变电阻层,所述可变电阻层响应于所述开关晶体管而选择性地储存数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310392442.0/,转载请声明来源钻瓜专利网。
- 上一篇:插座连接器及插头连接器
- 下一篇:固态成像装置和电子设备