[发明专利]数字信号处理器的数据路径电路

摘要

数据路径电路可包括用于并行计算的数字乘法和累加电路(MAC)与数字硬件计算器。数字硬件计算器和MAC可耦合到用于接收输入操作数的输入存储器元件。该MAC可包括数字乘法器结构，其具有耦合到加法器的部分乘积发生器以使第一和第二输入操作数相乘并产生乘法结果。该数字硬件计算器可包括耦合在计算器输入和计算器输出寄存器之间的第一查找表。第一查找表可包括根据第一预定的数学函数映射到相应数学函数结果的表项目值。数字硬件计算器可配置成基于第一查找表计算很难计算的数学函数诸如对数函数、指数函数、除法函数和平方根函数。

主权项

一种用于数字信号处理器的数据路径电路，其包括：输入存储器元件，其用于存储第一输入操作数和第二输入操作数，数字乘法和累加电路与数字硬件计算器，其被配置用于并行计算；所述数字乘法和累加电路包括：第一输入端和第二输入端，其均连接到所述输入存储器元件，用于分别接收所述第一输入操作数和所述第二输入操作数；多个部分乘积发生器，其被配置用于产生所述第一输入操作数或所述第二输入操作数的多个部分乘积；加法器结构，其被配置成接收和组合所述多个部分乘积以产生乘法结果；算术逻辑单元，其被配置用于接收所述乘法结果并向其加入第一变量以计算累加的乘法结果；第一累加器，其耦合到所述算术逻辑单元并被配置用于接收和操纵所述累加的乘法结果；所述数字硬件计算器包括连接到所述第一输入操作数和所述第二输入操作数中的一个的计算器输入端和用于存储计算的计算器结果的计算器输出寄存器，第一查找表，其可操作地耦合在所述计算器输入端和所述计算器输出寄存器之间，其中所述第一查找表包括根据第一预定的数学函数映射到多个相应数学函数结果的多个表项目值。