[发明专利]半导体装置以及半导体装置的制造方法

摘要

本实施方式的半导体装置包括将半导体基板分离为多个第1元件区域的第1元件分离区域以及隧道绝缘膜、电荷积聚层、电极间绝缘膜和控制栅极电极被顺序层叠在上述第1元件区域之上的多个存储单元。在周边电路区域中包括将上述半导体基板分离为多个第2元件区域的第2元件分离区域以及栅极绝缘膜、栅极电极被顺序层叠在上述第2元件区域之上的周边晶体管。上述第1元件分离区域具有埋入第1元件分离沟的底部的第1元件分离绝缘膜和在上述第1元件分离绝缘膜与上述电极间绝缘膜之间形成的空隙，上述第2元件分离区域具有埋入第2元件分离沟中的第2元件分离绝缘膜。上述第1元件分离绝缘膜的膜质和上述第2元件分离绝缘膜的膜质不同。

主权项

一种半导体装置，其特征在于，包括：半导体基板；第1元件分离区域，其将上述半导体基板分离为多个第1元件区域；多个存储单元，其在上述第1元件区域之上顺序地层叠隧道绝缘膜、电荷积聚层、电极间绝缘膜和控制栅极电极；第2元件分离区域，其在设置了上述多个存储单元的存储单元阵列的周边的周边电路区域中，将上述半导体基板分离为多个第2元件区域；以及周边晶体管，其在上述第2元件区域之上顺序地层叠栅极绝缘膜、栅极电极；其中，上述第1元件分离区域具有埋入第1元件分离沟的底部的第1元件分离绝缘膜和在上述第1元件分离绝缘膜与上述电极间绝缘膜之间形成的空隙；上述第2元件分离区域具有埋入第2元件分离沟中的第2元件分离绝缘膜；上述第1元件分离绝缘膜和上述第2元件分离绝缘膜的湿蚀刻处理的蚀刻速率不同，并且上述第2元件分离绝缘膜的蚀刻速率比上述第1元件分离绝缘膜的蚀刻速率低。