[发明专利]半导体器件结构及其形成方法有效
申请号: | 201310407723.9 | 申请日: | 2013-09-09 |
公开(公告)号: | CN104425280B | 公开(公告)日: | 2018-08-14 |
发明(设计)人: | 赵猛 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/06 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出一种半导体器件结构及其形成方法,在半导体衬底上依次形成缓冲层、拉应力层以及沟道层;接着在沟道层上形成栅介质层和栅极;接着刻蚀所述拉应力层,使所述拉应力层凹陷预定深度并位于沟道层和缓冲层的中间位置;接着形成外延层以及源/漏极;由于所述拉应力层凹陷预定深度并位于沟道层和缓冲层的中间位置,从而能够对所述沟道层中间位置有顶起的作用,能够增加所述沟道层中的拉应力,进而可以增加载流子的迁移率,提高半导体器件的性能。 | ||
搜索关键词: | 半导体器件 结构 及其 形成 方法 | ||
【主权项】:
1.一种半导体器件的形成方法,包括步骤:提供半导体衬底,用于形成半导体器件的NMOS管;在所述半导体衬底上依次形成缓冲层、拉应力层以及沟道层;在所述沟道层上形成栅介质层、栅极以及侧墙,其中所述栅极形成于所述栅介质层表面,所述侧墙形成于所述栅极以及栅介质层的两侧;依次刻蚀所述沟道层、拉应力层以及缓冲层,使所述沟道层、拉应力层以及缓冲层残留在所述侧墙和栅介质层的下方;刻蚀残留的所述拉应力层,使所述拉应力层的侧壁相对于所述沟道层和缓冲层的侧壁凹陷一预定深度;在半导体衬底上形成一外延层,所述外延层包围所述缓冲层、拉应力层、沟道层以及侧墙的部分高度;在所述外延层中形成源/漏极,所述源/漏极位于所述侧墙的两侧。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310407723.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件的制造方法
- 下一篇:射频LDMOS器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造