[发明专利]半导体器件结构及其形成方法有效

专利信息
申请号: 201310407723.9 申请日: 2013-09-09
公开(公告)号: CN104425280B 公开(公告)日: 2018-08-14
发明(设计)人: 赵猛 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L29/06
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 屈蘅;李时云
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出一种半导体器件结构及其形成方法,在半导体衬底上依次形成缓冲层、拉应力层以及沟道层;接着在沟道层上形成栅介质层和栅极;接着刻蚀所述拉应力层,使所述拉应力层凹陷预定深度并位于沟道层和缓冲层的中间位置;接着形成外延层以及源/漏极;由于所述拉应力层凹陷预定深度并位于沟道层和缓冲层的中间位置,从而能够对所述沟道层中间位置有顶起的作用,能够增加所述沟道层中的拉应力,进而可以增加载流子的迁移率,提高半导体器件的性能。
搜索关键词: 半导体器件 结构 及其 形成 方法
【主权项】:
1.一种半导体器件的形成方法,包括步骤:提供半导体衬底,用于形成半导体器件的NMOS管;在所述半导体衬底上依次形成缓冲层、拉应力层以及沟道层;在所述沟道层上形成栅介质层、栅极以及侧墙,其中所述栅极形成于所述栅介质层表面,所述侧墙形成于所述栅极以及栅介质层的两侧;依次刻蚀所述沟道层、拉应力层以及缓冲层,使所述沟道层、拉应力层以及缓冲层残留在所述侧墙和栅介质层的下方;刻蚀残留的所述拉应力层,使所述拉应力层的侧壁相对于所述沟道层和缓冲层的侧壁凹陷一预定深度;在半导体衬底上形成一外延层,所述外延层包围所述缓冲层、拉应力层、沟道层以及侧墙的部分高度;在所述外延层中形成源/漏极,所述源/漏极位于所述侧墙的两侧。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310407723.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top