[发明专利]一种基于总线的多位数据相关器设计方法

摘要

本发明公开了一种基于总线的多位数据相关器设计方法，包括以下步骤：采集发送数据和接收数据，通过相应的地址线，将发送数据和接收数据写入对应的RAM中；设置收发数据的偏移地址，分别设置发送数据开始做相关的起始偏移地址和接收数据开始做相关的起始偏移地址；设定相关点数和相关次数；设置启动信号，启动相关器，相关运算完成后相关结果依次存入结果寄存器内部。本发明的应用方式灵活，执行效率高，应用范围广泛，同时占用资源相对较少，可广泛用于FPGA嵌入式、DSP等具有Avalon总线接口的开发应用系统。此外，本发明存储数据方便快捷，可动态预设相关点数和次数；可有效防止大数据相关结果输出时存在的溢出现象。

主权项

一种基于总线的多位数据相关器设计方法，其特征在于，该基于总线的多位数据相关器设计方法包括以下步骤：步骤一，采集发送数据和接收数据，通过相应的地址线，将发送数据和接收数据写入对应的RAM中；步骤二，设置收发数据的偏移地址，分别设置发送数据开始做相关的起始偏移地址和接收数据开始做相关的起始偏移地址；步骤三，设定相关点数和相关次数；步骤四，设置启动信号，启动相关器，相关运算完成后相关结果依次存入结果寄存器内部。