[发明专利]降低MOS晶体管短沟道效应的方法在审
| 申请号： | 201310438559.8 | 申请日： | 2013-09-23 |
| 公开（公告）号： | CN104465383A | 公开（公告）日： | 2015-03-25 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种降低MOS晶体管短沟道效应的方法，包括：在硅片的阱中形成三角形源极和三角形漏极，其中三角形源极的一个角和三角形漏极的一个角相对，在相对的角上分别形成轻掺杂源区和轻掺杂漏区，并在硅片上依次形成第一介质层和第二介质层，在第一介质层和第二介质层形成栅极凹槽；使栅极凹槽进入阱；在栅极凹槽的部分侧壁形成氮化硅层，使得在三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱表面形成氮化硅层；利用硅对栅极凹槽进行部分填充，以使硅填充栅极凹槽处于衬底内的部分；对第一介质层进行湿法刻蚀，以使得未被硅填充的栅极凹槽的尺寸变大，从而形成扩大的栅极凹槽；在扩大的栅极凹槽中填充栅极材料。 | ||
| 搜索关键词： | 降低 mos 晶体管 沟道 效应 方法 | ||
【主权项】：
一种降低MOS晶体管短沟道效应的方法，其特征在于包括：在硅片的阱中形成三角形源极和三角形漏极，其中三角形源极的一个角和三角形漏极的一个角相对，在三角形源极和三角形漏极的相互相对的角上分别形成轻掺杂源区和轻掺杂漏区，并且在硅片上依次形成第一介质层和第二介质层，而且在第一介质层和第二介质层形成栅极凹槽；对三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱进行刻蚀，使栅极凹槽进入阱；在栅极凹槽的部分侧壁形成氮化硅层，使得在三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱表面形成氮化硅层；利用硅对栅极凹槽进行部分填充，以使硅填充栅极凹槽处于衬底内的部分；对第一介质层进行湿法刻蚀，以使得未被硅填充的栅极凹槽的尺寸变大，从而形成扩大的栅极凹槽；在扩大的栅极凹槽中填充栅极材料。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310438559.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种铜‑铜金属热压键合的方法
- 下一篇：PMOS晶体管及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
