[发明专利]一种CPU的硬件优化方法有效

专利信息
申请号: 201310450768.4 申请日: 2013-09-29
公开(公告)号: CN103500107A 公开(公告)日: 2014-01-08
发明(设计)人: 朱钟琦;曾田;阮航;王炜 申请(专利权)人: 中国船舶重工集团公司第七0九研究所
主分类号: G06F9/445 分类号: G06F9/445
代理公司: 武汉金堂专利事务所 42212 代理人: 胡清堂
地址: 430074 湖*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种CPU的硬件优化方法,包括下列步骤:(1)设计系统的硬件:所述的系统包括:总控制器、存储控制器、外部总线接口等模块;(2)设定burst区域:通过burst地址编辑器,可以简单的设定内存中的burst区和不可burst区;(3)使用burst模式:当数据长度大于32位时,即可启用burst模式。其优点是:和X86指令集完全兼容,burst读写区完全可配置,对数据读写进行分段优化;对硬件设计而言,不增加外围电路,CPU逻辑门增加数极少,对系统成本没有影响;大大缩短了指令的执行时间,减少了CPU的总线访问次数;可推广到其它CISC或RISC指令集的CPU设计中,应用范围大。
搜索关键词: 一种 cpu 硬件 优化 方法
【主权项】:
一种CPU的硬件优化方法,其特征在于:包括下列步骤:(1)设计系统的硬件:所述的系统包括:总控制器、存储控制器、外部总线接口等模块;(2)设定burst区域:通过burst地址编辑器,可以简单的设定内存中的burst区和不可burst区;(3)使用burst模式:当数据长度大于32位时,即可启用burst模式,Burst模式不依赖于是否开启cache功能,最多可支持一条cache行大小的数据的内存读写;一次burst最多支持一条cache行大小的数据这一要求并非固定的,之所以选择一个cache行的大小作为最大值,是方便开cache模式下和cache模块进行数据交换,burst实际可取最大字节数并无硬性要求。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国船舶重工集团公司第七0九研究所,未经中国船舶重工集团公司第七0九研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310450768.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top