[发明专利]一种粗线检测处理电路

摘要

本发明公开了一种粗线检测处理电路，本发明的视频同步分离芯片LM1881从摄像头视频信号中分离出奇偶场信号，产生方波输出给单片机。控制芯片STC12C5628AD是一种低功耗、芯片内部集成多路AD的高性能单片机，同时它能够较为方便和灵活的输出占空比可调节的方波信号，以实现对外部电机的正反向的控制。视频同步分离芯片将摄像视频信号分离出来的方波信号传给控制芯片，控制芯片通过AD转换器和内部程序操作处理将这一信号换算成纱线直径，然后通过与设定值进行对比，误差分析，输出占空比可调的方波信号对电机的正反向进行控制，从而实现对纱线的处理。

主权项

 一种粗线检测处理电路，包括第一串行接口JP1、第三滤波电容C3、视频同步分离芯片U1、第四滤波电容C4、第一电阻R1、控制芯片U5, 第三电阻R3、第五滤波电容C5,第六滤波电解电容C6、第七滤波电容C7、第八滤波电容C8、时钟晶振Y1,第一驱动芯片U2、第一二极管D1、第一滤波电解电容C1、第二驱动芯片U3、第二二极管D2、第二滤波电解电容C2、第一与非门U4A、第四与非门U4D、第三与非门U4C、第二电阻R2、第四电阻R4、第二与非门U4B、第五电阻R5、第一N沟道MOS管Q1, 第六电阻R6、第二N沟道MOS管Q2、第九滤波电容C9、第八电阻R8,第九电阻R9、第十一电阻R11, 第二PNP型三极管Q5、第三N沟道MOS管Q3, 第十二电阻R12、第四N沟道MOS管Q6,第七电阻R7、第十电阻R10、第一PNP型三极管Q4和第二串行接口JP2；其特征在于：所述的第一串行接口JP1的1号脚接地，第一串行接口JP1的2号引脚与第三滤波电容C3的一端连接，第三滤波电容C3的另一端与视频同步分离芯片U1的2号引脚连接，视频同步分离芯片U1的1号引脚与控制芯片U5的8号引脚连接，视频同步分离芯片U1的3号引脚与控制芯片U5的9号引脚连接，视频同步分离芯片U1的4号引脚接地，视频同步分离芯片U1的6号引脚与第一电阻R1的一端、第四滤波电容C4的一端连接，第四滤波电容C4电容的另一端与第一电阻R1的另一端连接，视频同步分离芯片U1的7号引脚与控制芯片U5的15号引脚连接，视频同步分离芯片U1的8号引脚接5V工作电压；第三电阻R3的一端接地，第三电阻的R3的另一端与控制芯片U5的3号引脚连接，第七滤波电容C7的一端和第八滤波电容C8的一端接地，第七滤波电容C7的另一端与时钟晶振Y1的一端、控制芯片U5的6号引脚连接，第八滤波电容C8的另一端接时钟晶振Y1的另一端、控制芯片U5的7号引脚连接，控制芯片U5的11号引脚接第十一电阻R11的一端、第一与非门U4A的一个输入端连接，控制芯片U5的12号引脚与第十电阻R10的一端、第四与非门U4D的一个输入端连接，控制芯片U5的14号引脚接地，控制芯片U5的17号引脚与第一与非门U4A的另一个输入端、第四与非门U4D的另一个输入端连接，控制芯片U5的28号引脚、第五滤波电容C5的一端和第六滤波电解电容C6的正极端接5V工作电压，第五滤波电容C5的另一端、第六滤波电解电容C6的负极端接地；第一驱动芯片U2的1号引脚接12V工作电压，第一驱动芯片U2的2号引脚与第一与非门U4A的输出端、第二电阻R2的一端、第二与非门U4B的输入端连接，第一驱动芯片U2的3号引脚与第二与非门U4B的输出端连接，第一驱动芯片U2的4号引脚接地，第一驱动芯片U2的6号引脚与第一电解电容C1的负极、第一N沟道MOS管Q1的源极、第三N沟道MOS管Q3的漏极、第九滤波电容C9的一端连接，第一驱动芯片U2的8号引脚与第一二极管D1的阴极、第一电解电容C1的正极连接，第一驱动芯片U2的7号引脚与第五电阻R5的一端连接，第一二极管D1的阳极接12V的工作电压，第二驱动芯片U3的1号引脚接12V工作电压，第二驱动芯片U3的2号引脚与第四与非门U4D的输出端、第四电阻R4的一端、第二与非门U4B的输入端连接，第二驱动芯片U3的3号引脚与第二与非门U4B的输出端连接，第二驱动芯片U3的4号引脚接地，第二驱动芯片U3的6号引脚与第二电解电容C2的负极、第二N沟道MOS管Q2的源极、第四N沟道MOS管Q6的漏极、第九滤波电容C9的另一端连接，第二驱动芯片U3的8号引脚与第二二极管D2的阴极、第二电解电容C2的正极连接，第二驱动芯片U3的7号引脚与第六电阻R6的一端连接，第二二极管D2的阳极接12V的工作电压，第二电阻R2的另一端接VCC电源，第四电阻R4的另一端接VCC电源，第三与非门U4C的两个输入端接地，第三与非门U4C的输出端接VCC电源；第五电阻R5的另一端接第一N沟道MOS管Q1的栅极，第一N沟道MOS管Q1的漏极和第二N沟道MOS管Q2的漏极接7.2V工作电压，第六电阻R6的另一端接第二N沟道MOS管Q2的栅极，第八电阻R8的一端接12V工作电压，第八电阻R8的另一端、第九电阻R9的一端与第二PNP型三极管Q5的发射极连接，第九电阻R9的另一端与第三N沟道MOS管Q3的栅极连接，第十一电阻R11的另一端接第二PNP型三极管Q5的基极，第十二电阻R12的一端、第七电阻R7的一端与第一PNP型三极管Q4的发射极连接，第十二电阻R12的另一端与第四N沟道MOS管Q6的栅极连接，第七电阻R7的另一端接12V工作电压，第十电阻R10的另一端与第一PNP型三极管Q4的基极连接，第一PNP型三极管Q4的集电极、第二PNP型三极管Q5的集电极、第三N沟道MOS管Q3的源极、第四N沟道MOS管Q6的源极接地，第二串行接口JP2的1号脚接第二N沟道MOS管Q2的源极、第四N沟道MOS管Q6的漏极，第二串行接口JP2的2号脚接第一N沟道MOS管Q1的源极、第三N沟道MOS管Q3的漏极。