[发明专利]基于FPGA的改进误差扩散算法IP核设计方法

摘要

本发明涉及基于FPGA的改进误差扩散算法IP核设计方法，并将其封装成符合Avalon总线的IP核，便于通过SOPC方式快速集成到系统中去。算法采用四个独立通道实现了彩色误差扩散的并行处理、硬件优化实现了半色调及误差值生成、采用E-DLUT(误差值一误差扩散值查找表)替代了算法中的乘法运算、采用四级的流水线方式替代算法的串行处理，使得误差扩散模块平均只需一个时钟周期即可计算出一个像素点的半色调结果。整个设计满足实际应用需求。

主权项

基于FPGA的改进误差扩散算法IP核设计方法，其特征在于：所述方法包括如下步骤：1)彩色半色调的并行处理彩色图像经过转换以后由C、Y、M、K表示作为打印设备的输入，将基色之间并行处理；2)有符号数的硬件处理；通过增加额外的寄存器空间，以及符号位复制及扩展，将无符号数转换为有符号数进行运算，完成对误差扩散法的符号处理过程，包括对负数的处理和溢出数据的处理；3)误差值‑误差扩散值查找表的设计各方向误差扩散值提前计算出来，保存在误差值一误差扩散值查找表中；4)系统流水线设计将误差扩散过程划分为四级流水：FIFO原始数据读取、半色调值计算及误差扩散值查找、误差扩散值累加以及误差扩散值存储；在误差扩散值累加部分采用寄存器结构同时缓存多个误差扩散值；5)IP核封装设计通过对主从端信号的分析，对已经编写好的半色调误差扩散算法模块进行封装，实现快速复用。