[发明专利]超强前向纠错五次迭代译码的方法及装置

摘要

本发明公开了一种超强前向纠错五次迭代译码的方法及装置，涉及光通信系统中的信道纠错编译码领域，该装置包括同步字分析单元、内部帧映射单元、RAM存储单元、五次迭代译码控制单元、BCH（900，860）码伴随式计算单元、BCH（900，860）码BM算法单元、BCH（900，860）码数据缓冲单元、BCH（900，860）码钱搜索和纠错单元、BCH（500，491）码伴随式计算单元、BCH（500，491）码数据缓冲单元、BCH（500，491）码钱搜索和纠错单元、内部帧逆映射单元和译码性能监控单元。本发明的硬件实现资源规模不大，但通过五次迭代译码获得了较好的编码增益纠错性能。

主权项

一种超强前向纠错五次迭代译码的方法，其特征在于，包括以下步骤：A、根据输入的2阶光传送单元OTU2帧数据提取相应位置的同步字信息，并对其进行分析，得到SFEC内部帧中行、列码字各码元的排列参数；根据SFEC内部帧中行、列码字各码元的排列参数，将OTU2帧结构的数据映射为SFEC内部帧结构的数据：将OTU2帧的数据按照负载部分和校验部分进行分类，并将其分别存放到净荷缓存和效验缓存中，同时去除数据流中同步字信息的数据，将数据流中同步字信息的数据另外保存；根据SFEC内部帧中行、列码字各码元的排列参数，将净荷缓存和效验缓存中的数据按照SFEC内部帧的规则分别读出，填入到缓存RAM中；SFEC内部帧的装配是以列码组为单位进行的；B、使用至少49块随机存储器RAM对SFEC内部帧按顺序进行存储，每块RAM只存放一个SFEC内部帧，数据先存入第1块RAM，依次是第2块、第3块……，直至第49块RAM，接着再从第1块RAM开始存储，如此循环；控制49块RAM的读写操作，其输入和输出端口分别对应于五次译码相应的输入输出信号，5次迭代译码并行进行：选择映射好的第1个SFEC内部帧准备进行第一次（900，860）行译码，同时，选择第2～23个SFEC内部帧准备进行第一次（500，491）列译码，选择第24个SFEC内部帧准备进行第二次（900，860）行译码；与此同时，选择第25～46个SFEC内部帧准备进行第二次（500，491）列译码，选择第47个SFEC内部帧准备执行第三次（900，860）行译码，而第48个SFEC内部帧则执行逆映射操作；C、对每个SFEC内部帧的数据进行五次迭代译码处理，对于单 个SFEC内部帧，先进行第一次BCH（900，860）行译码，然后进行第一次BCH（500，491）列译码，再进行第二次BCH（900，860）行译码，接着进行第二次BCH（500，491）列译码，最后进行第三次BCH（900，860）行译码，对于SFEC内部帧中任意位置的数据，只有在前一次的译码完成后，才进行下一次的译码操作；以上五次迭代译码过程中，先进行BCH（900，860）码伴随式的计算，然后利用得到的伴随式结果进行BM算法的计算，求解错误位置多项式，根据计算得到的错误位置多项式，进行钱搜索确定BCH码字中错误码元的位置并进行纠错，从而完成逐个行码字的译码处理；列码字的处理方式如下：首先根据同步字信息从不同的SFEC内部帧中选出16或者17列32比特数据，拼接成500比特的列码字，每一个SFEC内部帧只选1列，根据同步字信息找到每个列码字的头部，并且将多余的数据放入缓存中，然后将选出的500比特数据进行BCH（500，491）译码处理：先采用BCH（500，491）码进行伴随式的计算，列译码的纠错能力为1比特，由伴随式计算的结果直接得到错误位置多项式，再采用钱搜索进行纠错处理，然后将译码结果以及缓存中的多余数据按照读取时的格式重新进行组合，并回填至SFEC内部帧中相应的位置；D、统计上报五次译码中的纠错信息；E、对SFEC内部帧进行逆映射处理，将SFEC内部帧数据逆映射为OTU2帧结构的数据。