[发明专利]碳化硅沟槽型半导体器件及其制作方法

摘要

本发明涉及一种沟槽型半导体器件的制作方法。该方法包括在依次具有第一导电类型的基底、漂移层、沟道层的半导体衬底上淀积第一掩膜层和第二掩膜层，利用形成在第二掩膜层中的图形刻蚀沟道层形成沟槽；各向同性地在沟槽底部、沟道侧壁和第二掩膜层上淀积第三掩膜层；各向异性地刻蚀第三掩膜层，剩余沟道顶部的第一掩膜层和第二掩膜层以及沟道侧壁上的第三掩膜层；以所述剩余的第一掩膜层、第二掩膜层和第三掩膜层作为掩膜，对沟槽底部漂移层中暴露的区域进行离子注入，在漂移层中形成第二导电类型的离子注入区。去除第二掩膜层。选择性的在所述沟槽底部暴露的离子注入区上外延生长第二导电类型的外延层；去除剩余的第一掩膜层和第三掩膜层以暴露有源区结构，并形成电极层。

主权项

一种沟槽型半导体器件的制作方法，其特征在于，该方法包括如下步骤：在第一导电类型的衬底（710）上依次外延生长第一导电类型的漂移层（712）和第一导电类型的沟道层（713）；在所述沟道层（713）上依次淀积第一掩膜层（720）和第二掩膜层（722），并在该第二掩膜层中形成掩膜图形；将形成有掩膜图形的第二掩膜层作为掩膜，刻蚀第一掩膜层（720）和沟道层（713）至所述漂移层（712）或略微进入所述漂移层（712），形成沟槽；各向同性地在所述沟槽底部、沟槽侧壁和第二掩膜层上淀积第三掩膜层（724）；各向异性地刻蚀去除沟槽底部和第二掩膜层上的第三掩膜层（724），剩余沟槽顶部的第一掩膜层（720）和第二掩膜层（722）以及沟槽侧壁上的第三掩膜层（724）；以所述剩余的第二掩膜层、第一掩膜层和第三掩膜层作为掩膜，对沟槽底部漂移层（712）中暴露的区域进行离子注入，在漂移层（712）中形成第二导电类型的离子注入区（714）以与漂移层（712）形成PN二极管，所述第二导电类型与所述第一导电类型相反；选择性的去除第二掩膜层，保留第一掩膜层（720）和第三掩膜层（724）；选择性的在所述沟槽底部暴露的离子注入区（714）上外延生长第二导电类型的外延层（715）；去除剩余的第一掩膜层和第三掩膜层（724）以暴露有源区结构；分别在衬底（710）的远离漂移层（712）的一侧形成第一电极层，在所述暴露的有源区结构上形成第二电极层。