[发明专利]一种基于掉电保护的CPU及内存数据自动保存设计方法

摘要

本发明公开了一种基于掉电保护的CPU及内存数据自动保存设计方法，首先将电源运行预警状态信号引出，经过过滤，整形；电源运行预警状态信号有效后，即触发CPU、内存数据保护机制，分别启动CPU与内存数据的保护电路，同时启动保护电路定时器，当定时间为0.1ms后，保护电路发出保护完成信号，关闭保护缓存；当再次上电时，CPU数据、内存数据从EEPROM、flash中依次恢复，实现数据的无缝融合，实现数据的自动保存。通过实施本发明的技术，可以很方便的实现CPU及内存数据自动保存的设计，不仅达到了CPU及内存数据的稳定要求，而且实现功能的低成本要求，实现服务器系统CPU及内存数据状态可靠性、稳定性。

主权项

一种基于掉电保护的CPU及内存数据自动保存设计方法，其特征在于：包括步骤如下：①将电源运行预警状态信号PS_OK从引脚直接引出，经过过滤，对波形进行整形，去除杂波影响，该信号为前置信号，当电源的各个电压出现故障前的0.1ms前发出；②电源运行预警状态信号PS_OK有效后，触发CPU、内存数据保护机制，分别启动CPU与内存数据的保护电路,同时电源运行预警状态信号PS_OK有效后，启动保护电路定时器，当定时间为0.1ms后，保护电路发出保护完成信号，关闭保护缓存，确保数据准确；③触发CPU数据保护机制，在0.1ms 时间内，CPU把缓存中数据、寄存器的设置值依次存入外置的EEPROM中，同时收到保护电路发出保护完成信号，关闭保护缓存，使CPU进入reset状态，实现CPU状态的可控；④触发内存数据保护机制，在0.1ms 时间内，内存控制器把内存缓存中数据值依次存入外置的大容量flash中，同时收到保护电路发出保护完成信号，关闭保护flash，使内存进入reset状态，实现内存状态的可控；⑤当再次上电时，CPU数据、内存数据从EEPROM、flash中依次恢复，实现数据的无缝融合，实现数据的自动保存。