[发明专利]电容阵列及其版图设计方法

摘要

本发明提供了一种电容阵列版图设计方法，包括以下步骤：确定单位电容布线方式：使得单位电容的上极板连线和下极板连线相互平行；确定电容阵列布局：a、确定单边电容阵列版图的列数的最大值Mh，b、确定单边电容阵列中第一类至第K类电容在版图布局中的列数，c、对电容阵列中的电容进行布局；电容阵列布线：使得每一单位电容的上下极板连线的并行长度一致；以及对版图进行寄生参数提取，验证电容阵列版图设计是否满足匹配要求。本发明还提供了一种电容阵列。上述电容阵列及版图布局方法不仅消除了由寄生电容引起的电容比例失配误差，以使电容阵列匹配，而且操作简单方便。

主权项

一种电容阵列版图设计方法，其中电容阵列包括第一类至第K类电容（K为大于或等于1的整数），每一电容包括若干单位电容，其特征在于：所述电容阵列版图设计方法包括以下步骤：确定单位电容布线方式：使得每一单位电容的上极板连线和下极板连线相互平行，且每一单位电容的下极板连线统一由同种金属线相连，所述金属线对称分布在各单位电容的下极板的两侧，每一单位电容的上极板连线统一由同种金属线相连且位于单位电容的中心；确定电容阵列布局：所述电容阵列的列数和行数分别为M和N，且所述电容阵列包括内部电容阵列和外部虚拟电容阵列，所述外部虚拟电容阵列由若干虚拟电容组成且位于内部电容阵列的四周，所述内部电容阵列包括两个完全对称的单边内部电容阵列，a、确定单边内部电容阵列的列数的最大值Mh，Mh=M/2‑Mdx，Mh取整数，其中Mdx表示外部虚拟电容阵列的列数，且Mdx≥1.5，b、确定单边内部电容阵列中第一类至第K类电容在版图布局中的列数，c、对电容阵列中的电容进行布局，其中第一类至第K类电容的列数之和不大于Mh，且每一列电容中至多包括两种不同电路连接方式的电容；电容阵列布线：使得每一单位电容的上下极板连线的并行长度一致；以及对版图进行寄生参数提取，验证电容阵列版图设计是否满足匹配要求。