[发明专利]隔离结构及其形成方法有效
| 申请号： | 201310505093.9 | 申请日： | 2013-10-23 |
| 公开（公告）号： | CN104576502B | 公开（公告）日： | 2018-08-10 |
| 发明（设计）人： | 魏琰 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L29/06 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种隔离结构及其形成方法，所述隔离结构的形成方法包括：提供半导体衬底，所述半导体衬底包括PMOS晶体管区和NMOS晶体管区，所述PMOS晶体管区和NMOS晶体管区相邻；在PMOS晶体管区和NMOS晶体管区之间的所述半导体衬底内形成沟槽；在所述沟槽的底部及侧壁形成衬氧化层；在PMOS晶体管区的所述半导体衬底上形成掩模层，所述掩模层遮盖位于PMOS晶体管区一侧的沟槽侧壁上的衬氧化层，以及部分宽度的沟槽底部上的衬氧化层；以所述掩模层为掩模，对暴露的衬氧化层进行离子注入；在所述沟槽内填充满绝缘层。所述隔离结构的形成方法一方面能够提高PMOS晶体管的性能，另一方面能够防止NMOS晶体管性能下降。 | ||
| 搜索关键词： | 衬氧化层 隔离结构 衬底 半导体 掩模层 绝缘层 沟槽侧壁 性能下降 侧壁 掩模 遮盖 离子 暴露 | ||
【主权项】：
1.一种隔离结构的形成方法，其特征在于，不采用应变记忆技术，所述形成方法包括：提供半导体衬底，所述半导体衬底包括PMOS晶体管区和NMOS晶体管区，所述PMOS晶体管区和NMOS晶体管区相邻；在PMOS晶体管区和NMOS晶体管区之间的所述半导体衬底内形成沟槽；在所述沟槽的底部及侧壁形成衬氧化层，衬氧化层是由半导体衬底上的硅被氧化成二氧化硅而形成的，形成衬氧化层会使得半导体衬底表面产生压缩应力；在PMOS晶体管区的所述半导体衬底上形成掩模层，所述掩模层遮盖位于PMOS晶体管区一侧的沟槽侧壁上的衬氧化层，以及部分宽度的沟槽底部上的衬氧化层；以所述掩模层为掩模，对暴露的衬氧化层进行离子注入，使得衬氧化层靠近NMOS晶体管的部分的压缩应力得到释放，而衬氧化层靠近PMOS晶体管的部分的压缩应力在离子注入过程中不发生变化；去除所述掩模层后，在所述沟槽内填充满绝缘层；形成的最终结构中保留衬氧化层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310505093.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
