[发明专利]提高铜互联沟槽填充能力的方法无效
申请号: | 201310506674.4 | 申请日: | 2013-10-23 |
公开(公告)号: | CN103606532A | 公开(公告)日: | 2014-02-26 |
发明(设计)人: | 刘斌;曾林华;任昱;吕煜坤;张旭昇 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 竺路玲 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种提高铜扩散阻挡层溅射台阶覆盖能力的方法,在刻蚀完成介质层沟槽时,对金属硬质掩膜进行回刻,去除所述硬质掩膜的边角,以扩大沟槽的开口大小,然后制备铜扩散阻挡层覆盖沟槽及硬质掩膜的表面,并进行铜电镀和化学机械研磨工艺。由于本发明增加了一金属硬质掩模回刻的工艺,通过对金属硬质掩膜的边角进行刻蚀,增大了沟槽开口图案,在制备铜扩散阻挡层时,可避免在转角处形成凸起,进而在后续铜电镀工艺时提高填充能力,进而提升器件性能。 | ||
搜索关键词: | 提高 铜互联 沟槽 填充 能力 方法 | ||
【主权项】:
一种提高沟槽填充能力的方法,应用于大马士革铜互联工艺中,其特征在于,所述方法包括:步骤1、于一衬底结构的表面依次淀积阻挡层、第一低介电常数层、第二低介电常数层和金属硬掩膜层后,回刻所述金属硬掩膜层、所述第二低介电常数层至所述第一低介电常数层中,形成互联沟槽;步骤2、涂覆抗反射层充满所述互联沟槽并覆盖剩余的金属硬质掩模层的上表面;步骤3、去除位于所述剩余的金属硬质掩模层上表面及其侧壁上的抗反射层,于所述剩余的金属硬质掩模层之间形成一顶部沟槽;步骤4、刻蚀所述剩余的金属硬质掩模层,以扩展所述顶部沟槽的开口端;步骤5、去除剩余的抗反射层后,继续后续铜扩散阻挡层及沟槽填充的制备工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310506674.4/,转载请声明来源钻瓜专利网。
- 上一篇:能够缩短铁皮石斛无性繁殖周期的铁皮石斛的繁殖方法
- 下一篇:磁冷暖气装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造