[发明专利]封装密度大高频性能好的IC芯片堆叠封装件及制造方法有效
申请号: | 201310506696.0 | 申请日: | 2013-10-24 |
公开(公告)号: | CN103594447B | 公开(公告)日: | 2017-01-04 |
发明(设计)人: | 慕蔚;刘殿龙;张易勒 | 申请(专利权)人: | 天水华天科技股份有限公司 |
主分类号: | H01L23/495 | 分类号: | H01L23/495;H01L21/50;H01L21/60 |
代理公司: | 甘肃省知识产权事务中心62100 | 代理人: | 李琪 |
地址: | 741000 甘*** | 国省代码: | 74 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种封装密度大高频性能好的IC芯片堆叠封装件及制造方法,多圈QFN引线框架上堆叠有偶数层的IC芯片,奇数层为不带凸点IC芯片,偶数层为倒装的带凸点IC芯片,不带凸点IC芯片与内引脚相连;AAQFN引线框架上堆叠有偶数层的IC芯片,奇数层为带凸点IC芯片,偶数层为倒装的不带凸点IC芯片,不带凸点IC芯片与内引脚相连接;相邻IC芯片之间通过高温UV膜粘接。晶圆减薄划片、上芯、压焊、塑封、分离引脚、化学镀、打印、分离产品、检验、测试、包装,制得封装密度大高频性能好的IC芯片堆叠封装件。本发明制造方法替代基板生产的CPS,实现IC芯片灵活应用于引线框架的CSP封装,提高生效率及节约生产成本。 | ||
搜索关键词: | 封装 密度 高频 性能 ic 芯片 堆叠 制造 方法 | ||
【主权项】:
一种封装密度大高频性能好的IC芯片堆叠封装件的制造方法,其特征在于,该制造方法具体按以下步骤进行:步骤1:减薄划片采用厚度≥面性150μm的胶膜防芯片凸点擦伤、芯片翘曲和双刀划片防破裂工艺对带凸点的晶圆进行减薄和划片,晶圆最终厚度150μm,晶圆背面粗糙度≤0.4μm;不带凸点的晶圆减薄时,晶圆最终厚度100μm以内,减薄后的表面粗糙度≤0.3μm;在减薄后的带凸点晶圆背面和不带凸点晶圆背面粘贴高温UV膜,然后采用双刀阶梯式防碎片划片工艺进行划片;步骤2:上芯对于多圈QFN的IC芯片堆叠封装件:取多圈QFN引线框架,将不带凸点IC芯片上芯在多圈QFN引线框架上,在100℃~140℃的温度下烘烤1~2h;用金丝或铜线从该不带凸点IC芯片向第一内引脚平弧打线,形成第一键合线;然后采用倒装上芯及下填充工艺在该不带凸点的IC芯片上倒装粘贴带凸点的IC芯片,并在带凸点IC芯片的芯片凸点之间填充下填料;若需堆叠更多层数的IC芯片,则按上述方法依次堆叠要求层数的IC芯片,且堆叠的IC芯片的层数为偶数,奇数层为不带凸点的IC芯片,偶数层为倒装的带凸点的IC芯片,从层数位于第三层的不带凸点的IC芯片开始往上,均以高低弧打线方式从所有不带凸点的IC芯片向第二内引脚打线;对于AAQFN的IC芯片堆叠封装件:采用倒装上芯及下填充工艺将带凸点IC芯片倒装上芯到AAQFN引线框架上,在带凸点IC芯片的芯片凸点之间填充下填料;将不带凸点IC芯片粘贴在带凸点IC芯片上,在100℃~140℃的温度下烘烤1~2h;从该不带凸点IC芯片向第一内引脚平弧打线,形成第一键合线;若需堆叠更多层数的IC芯片,则按上述方法先上芯带凸点IC芯片后上芯不带凸点IC芯片依次堆叠要求层数的IC芯片,且堆叠的IC芯片的层数为偶数,奇数层为倒装的带凸点的IC芯片,偶数层为不带凸点的IC芯片,从层数位于第四层的不带凸点的IC芯片开始往上,均以平弧打线方式从所有不带凸点的IC芯片向第二内引脚打线;步骤3:塑封及后固化采用应力α1≤1、吸湿率≤0.2%的环保塑封料及多段注塑型模型软件控制封装工艺,实现无离层、无空洞塑封;塑封后进行后固化;步骤4:分离引脚采用蚀刻与磨削相结合去除引线框架背面大于框架厚度二分之一厚度铜层的方法或者激光切割引脚连筋的方法,实现封装产品的引脚分离;步骤5:化学镀如果采用激光切割分离引脚,则只需化学镀一层纯锡;如果采用蚀刻与磨削相结合的方法切割分离引脚,则先镀一层铜,再在所镀的铜层上镀纯锡;步骤6:采用现有多圈QFN封装件的工艺进行打印、分离产品、检验、测试、包装,制得封装密度大高频性能好的IC芯片堆叠封装件。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天水华天科技股份有限公司,未经天水华天科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310506696.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种衬板结构
- 下一篇:半导体封装件及其制造方法