[发明专利]一种实时时钟计时误差补偿方法

摘要

本发明公开一种实时时钟计时误差补偿方法，包括补偿步骤：一，对分频计数器CNT赋值0，执行步骤二；二，等待1Hz时钟上升沿到达时，对补偿标志寄存器FLAG赋值1，执行步骤三；三，判断FLAG、M3，若FLAG=1且M3＜0成立，则等待CNT=S4时，执行步骤四；若FLAG=1、CNT=0且M3>0成立，执行步骤五；否则，执行步骤二；四，执行赋值，CNT=0、M3=M3+S4、FLAG=0，重新执行步骤二，其中S4为1秒中最多补偿周期个数；五，执行赋值，CNT=S4、M3=M3‑S4、FLAG=0，重新执行步骤二。本发明相对误差ERR采样率可调，且补偿精度更高。

主权项

1.一种实时时钟计时误差补偿方法，其特征在于：包括计算步骤和补偿步骤：计算步骤一，循环减法寄存器M2赋值，循环减法寄存器M1=循环减法寄存器M2=；对累积误差周期个数寄存器M3赋值0，其中，S1用于调节ERR有效值，S2用于调节补偿电路工作频率，S3用于调节计算次数，执行步骤二；二，等 Hz时钟上升沿到达时，对补偿标志寄存器COM赋值为0，对M2执行减法，M2=M1‑︱ERR*S1︱，M1=M2，执行步骤三；三，判断M2，若M2＜0时，执行对M2赋值，M2=M1+，M1= M2，并对补偿标志寄存器COM赋值为1，执行步骤四；否则，执行步骤二；四，判断ERR*S1，若ERR*S1﹥0，执行 M3= M3+，否则，执行M3= M3‑，执行步骤二；补偿步骤一，对分频计数器CNT赋值0，执行步骤二；二，等待1Hz时钟上升沿到达时，对补偿标志寄存器FLAG赋值1，执行步骤三；三，判断FLAG、M3，若FLAG=1且M3＜0成立，则等待CNT=S4时，执行步骤四；若FLAG=1、CNT=0且M3>0成立，执行步骤五；否则，执行步骤二；四，执行赋值，CNT=0、M3= M3+S4、FLAG=0，重新执行步骤二，其中S4为1秒中最多补偿周期个数；五，执行赋值，CNT=S4、M3= M3‑S4、FLAG=0，重新执行步骤二。