[发明专利]一种基于压电效应的低频低损耗能量管理芯片

摘要

本发明属于能量、电源、微电子技术领域，涉及一种从压电元件收集环境能量，通过能量管理，为微功率设备提供稳压电源的一种基于压电效应的低频低损耗能量管理芯片。该芯片包括SSHI电路和DC-DC变换器电路。其特征是SSHI电路能较多的收集压电元件的能量；DC-DC变换器电路可工作在低频且其功率管的宽长比要比一般商用的功率管小。与现有的压电能量管理电路相比，该芯片能明显的降低功耗，不仅适合在高振动水平收集较多能量，也可以在低振动水平有效收集能量，有效的提高了能量收集效率。

主权项

一种基于压电效应的低频低损耗能量管理的芯片,其特征在于,该芯片包括一个SSHI电路和一个DC‑DC变换器电路；（1）所述SSHI电路包括NMOS管（M1、M2）、PMOS管（M3、M4、M5、M6）、比较器（COM1、COM2)、二输入或非门（U1、U6）、非门（U2、U3、U4、U5、U7）、电阻（R1、R2、R3）和电容（U1、U2、U3）；所述PMOS管（M3、M4、M5、M6）的源极与外接的电容（CP1）一端相连；所述PMOS管（M3）的栅极分别与PMOS管（M4、M6）的漏极、NMOS管（M2）的漏极相连；所述PMOS管（M4）的栅极与PMOS管（M3、M5）的漏极、NMOS管（M1）的漏极相连；所述PMOS管（M5、M6）的栅极分别与非门（U7）的输出端相连；所述NMOS管（M1、M2）的源极分别接地；所述NMOS管（M1）栅极与比较器（COM1）的输出端相连；所述NMOS管（M2）的栅极与比较器（COM2）的输出端相连；所述比较器（COM1、COM2）的正极输入端分别与地相连；所述比较器（COM1）的负极输入端与NMOS管（M1）的漏极相连；所述比较器（COM2）的负极输入端与NMOS管（M2）的漏极相连；所述或非门（U1）的两输入端分别与比较器（COM1、COM2）的输出端相连；所述非门（U2）的输入端与或非门（U1）的输出端相连；所述非门（U2）的输出端与电阻（R1）的一端相连；所述电阻（R1）的另一端与电容（C1）一端、非门（U3）的输入端相连；所述电容（C1）的另一端接地；所述非门（U3）的输出端与电阻（R2）一端相连；所述电阻（R2）的另一端与电容（C2）一端、非门（U4）的输入端相连；所述电容（C2）另一端接地；所述非门（U4）的输出端与电阻（R3）一端相连；所述电阻（R3）另一端与电容（C3）一端、非门（U5）的输入端相连；所述电容（C3）另一端接地；所述或非门（U6）的输入端分别与非门（U3）的输入端、非门（U5）的输出端相连；所述非门（U7）的输入端与或非门（U6）的输出端相连；所述比较器包括基准电流(I1)，PMOS管（M11、M12、M13)，NMOS管包括（M14、M15)；所述基准电流（I1）一端与地相连；一端与PMOS管（M11）的漏极相连；所述PMOS管（M11、M12、M13）的栅极分别与PMOS管(M11)的漏极相连；所述PMOS管（M11、M12、M13）的源极与电源相连；所述PMOS管（M12）的漏极与NMOS管（M14）的漏极相连；所述PMOS管（M13）的漏极与NMOS管（M15）的漏极相连；所述NMOS管（M14）的漏极分别与NMOS管（M14）、(M15)的栅极相连；所述NMOS管（M15）的源极为正极输入端；所述NMOS管（M14）的源极为负极输入端；所述DC‑DC转换器电路，包括功率管（M7）、（M8），与SSHI电路输出端相连，一方面，用于承受较大的电流和电压；另一方面，用于同步整流降低功耗；比较器（COM3），与分压电阻相连，用于读取和判断输出电压的大小；脉冲信号发生电路，与比较器（COM3）相连，用于产生功率管的脉冲信号；电阻（RM1）、（RM2），用于生成输出电压；所述功率管包括PMOS管（M7）、NMOS管（M8）；所述PMOS管（M7）的源极与SSHI电路输出端相连；所述PMOS管（M7）和NMOS管(M8)的栅极分别与或非门（U14）的输出端相连；所述PMOS管（M7）的漏极分别与和NMOS管(M8)的漏极、电感（L2）相连，所述NMOS管(M8)的源极与地相连；所述比较器（COM3）包括基准电流(I2)，PMOS管（M16）、（M17）、(M18)、（M19），NMOS管（M20）、(M21)、（M22)；所述基准电流(I2)一端接地；一端与PMOS管（M16）的漏极相连；所述PMOS管（M16）、（M17）、（M18）的栅极分别与PMOS管(M16)的漏极相连；所述PMOS管（M16）、(M17)、（M18）、(M19)的源极与电源相连；所述PMOS管（M17）的漏极与NMOS管（M20）的漏极相连；所述PMOS管（M18）的漏极与NMOS管（M21）的漏极、PMOS管（M19）的栅极、NMOS管（M22）的栅极相连；所述PMOS管（M19）的漏极与NMOS管（M22）的漏极相连；所述NMOS管（M20）的漏极分别与NMOS管（M20）、(M21)的栅极相连；所述NMOS管（M20）的源极与 分压电阻RM1和RM2连接的节点相连；所述NMOS管（M21）的源极与偏置电压（V1）相连；所述NMOS管（M22）的源极与地相连；所述脉冲信号发生电路具体包括非门（U10）、（U11）、（U12）、（U13），两个或非门（U14）、（U15），两个缓冲器（U8）、(U9)；所述比较器（COM3）的输出端分别与反相器（U10）、（U11）的输入端相连；所述反相器（U11）的输出端与反相器（U12）的输入端相连；所述反相器（U12）的输出端与（U13）的输入端相连；所述或非门（U14）的两输入端分别与反相器（U10）的输出端、或非门（U15）的输出端相连；所述或非门（U15）的两输入端分别与反相器（U13）的输出端、或非门（U14）的输出端相连；所述或非门（U14）的输出端分别与功率管（M7）、(M8)的栅极相连。