[发明专利]并串转换电路、接口电路和控制装置有效

专利信息
申请号: 201310556757.4 申请日: 2013-11-11
公开(公告)号: CN103811049A 公开(公告)日: 2014-05-21
发明(设计)人: 池田绅一郎;小岛和美;佐野弘幸 申请(专利权)人: 富士通半导体股份有限公司
主分类号: G11C11/4093 分类号: G11C11/4093
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 朱胜;李春晖
地址: 日本神奈*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种并串转换电路、接口电路和控制装置,其中该并串转换电路(310)包括调整电路(410),该调整电路接收具有多个位(D0至D3)的并行输入信号(IDQ0[0:3])并且生成并输出具有多个位(DD0至DD3)的并行输出信号(DDQ0[0:3])。耦合到调整电路(410)的转换电路(420)基于参考时钟信号(CK1)生成相对于参考时钟信号(CK1)具有相互不同的相位的多个时钟信号(CK2a,CK2b),并且根据所生成的多个时钟信号(CK2a,CK2b)串行地选择并行输出信号(DDQ0[0:3])的多个位(DD0至DD3)以将并行输出信号(DDQ0[0:3])转换成串行的1位输出信号(DQ0)。调整电路(410)以参考时钟信号(CK1)的一个周期的一半为时间单位调整并行输出信号(DDQ0[0:3])的多个位(DD0至DD3)中的每个位的输出定时。
搜索关键词: 转换 电路 接口 控制 装置
【主权项】:
一种并串转换电路,包括:调整电路,接收具有多个位的并行输入信号,并且生成并输出具有多个位的并行输出信号;以及耦合到所述调整电路的转换电路,其中,所述转换电路基于参考时钟信号生成相对于所述参考时钟信号具有相互不同的相位的多个时钟信号,并且根据所生成的多个时钟信号串行地选择所述并行输出信号的多个位以将所述并行输出信号转换成串行的1位输出信号,其中,所述调整电路以所述参考时钟信号的一个周期的一半为时间单位调整所述并行输出信号的多个位中的每个位的输出定时。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司,未经富士通半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310556757.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top