[发明专利]一种CPU+GPU协同计算并行框架在审
| 申请号： | 201310579257.2 | 申请日： | 2013-11-19 |
| 公开（公告）号： | CN103617085A | 公开（公告）日： | 2014-03-05 |
| 发明（设计）人： | 吴庆;张广勇;吴韶华;王娅娟 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G06F9/50 | 分类号： | G06F9/50;G06F9/54 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 250014 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种CPU+GPU协同计算并行框架，涉及多线程并行计算技术及基于互斥锁实现线程间通信的技术，其包括：在单节点内，主线程处理输入参数并完成相应初始化操作，然后创建1+N个计算控制线程，分别控制节点内CPU设备和N个GPU设备，CPU控制线程再根据节点内计算核数创建若干并行计算线程。启用的GPU计算设备数和CPU计算线程数目可根据用户需要手动配置。本发明中，并行框架兼容纯CPU架构平台和CPU+GPU混合架构平台，并行框架内的各CPU/GPU设备控制线程读数据、计算、写数据操作均完全并行，大大提高了软件的平台适应性、并行效率和整体运行性能。 | ||
| 搜索关键词： | 一种 cpu gpu 协同 计算 并行 框架 | ||
【主权项】：
一种CPU+GPU协同计算并行框架，其特征在于，包括：主线程处理输入参数并完成相应初始化操作；主线程创建1+N个并行的控制线程，分别控制节点内CPU设备和N个GPU设备；主线程根据总体计算进度计数变量更新进度条；各控制线程完成各自计算任务后自行退出；主线程等待所有控制线程退出后，完成后续操作，如对多个输出的数据体进行拼接等；主线程退出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司，未经浪潮电子信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310579257.2/，转载请声明来源钻瓜专利网。
