[发明专利]新型解码器及解码方法

摘要

本发明提供一种新型解码器及解码方法，至少包括DDR用来缓存解码前的视频码流以及可变长解码引擎的输出数据；可变长解码引擎用以解码从DDR中获取的视频码流并将解码后的数据输出到数据管理模块中；数据管理模块将可变长解码引擎的解码后的数据输出到直接内存存取模块，并将从直接内存存取模块获取的数据输出；直接内存存取模块将数据管理模块输出的可变长解码引擎的解码后的数据输出到DDR中，并将从DDR中获取的可变长解码引擎的解码后的数据输出到数据管理模块；本发明的直接内存存取模块通过增加一个读通道和一个写通道，即，增加很小的逻辑，而去掉了两个416X22单口SRAM、缓存参数的两组寄存器，如此，对比现有技术的设计芯片综合面积节省约80000um2，而芯片整体面积减少约6%，从而大大的降低了对应的芯片成本。

主权项

一种新型解码器，其特征在于，至少包括：DDR：用来缓存解码前的视频码流以及可变长解码引擎的输出数据；可变长解码引擎：用以解码从DDR中获取的视频码流并将解码后的数据输出到数据管理模块中；数据管理模块：将可变长解码引擎的解码后的数据输出到直接内存存取模块，并将从直接内存存取模块获取的数据输出；直接内存存取模块：将数据管理模块输出的可变长解码引擎的解码后的数据输出到DDR中，并将从DDR中获取的可变长解码引擎的解码后的数据输出到数据管理模块，其中，所述数据管理模块包括地址管理部分和空满信号产生部分；所述地址管理部分管理DDR的四段地址空间；所述空满信号产生部分用以产生空信号、满信号，所述四段地址空间分别是地址空间1、2、3、4；待解码的第一个宏块单元的数据先写入地址空间1，参数写入地址空间2，待解码的第二个宏块单元的数据写入地址空间3，参数写入地址空间4，读取时先从地址空间1和2读取第一个宏块单元的数据和参数，再从地址空间3和4读取第二个宏块单元的数据和参数，交替读取以完成解码过程，所述空满信号产生部分包含两个计数器，该两个计数器的计数范围分别为[0，3]，分别命名为读指针和写指针。