[发明专利]用于高压集成电路的过压保护电路在审
| 申请号： | 201310603360.6 | 申请日： | 2013-11-25 |
| 公开（公告）号： | CN104578025A | 公开（公告）日： | 2015-04-29 |
| 发明（设计）人： | 谢正开 | 申请（专利权）人： | 峰岹科技（深圳）有限公司 |
| 主分类号： | H02H9/04 | 分类号： | H02H9/04 |
| 代理公司： | 深圳市合道英联专利事务所(普通合伙) 44309 | 代理人： | 廉红果 |
| 地址： | 518000 广东省深圳市南*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于高压集成电路的过压保护电路，其特征在于，主要由PMOS晶体管Ⅰ（101），串接在一起的PMOS晶体管Ⅱ（102）和NMOS晶体管Ⅰ（103），栅极与PMOS晶体管Ⅱ（102）和NMOS晶体管Ⅰ（103）的连接点相连接、漏极分别与PMOS晶体管Ⅱ（102）和PMOS晶体管Ⅰ（101）的源极相连接等组成。本发明整体电路结构较为简单，只需适当的增加或减少齐纳二极管的齐纳电压和个数，便能够轻松地实现高压集成电路的过压保护、输入电源VCC的钳位、输入电源VCC的过冲保护、输入电源VCC的静电释放保护等功能，其性能非常稳定。 | ||
| 搜索关键词： | 用于 高压 集成电路 保护 电路 | ||
【主权项】：
用于高压集成电路的过压保护电路，其特征在于，主要由PMOS晶体管Ⅰ（101），串接在一起的PMOS晶体管Ⅱ（102）和NMOS晶体管Ⅰ（103），栅极与PMOS晶体管Ⅱ（102）和NMOS晶体管Ⅰ（103）的连接点相连接、漏极分别与PMOS晶体管Ⅱ（102）和PMOS晶体管Ⅰ（101）的源极相连接、而源极则与NMOS晶体管Ⅰ（103）的源极相连接的NMOS晶体管Ⅱ（104），以及串接在NMOS晶体管Ⅰ（103）的源极与PMOS晶体管Ⅰ（101）的漏极之间的齐纳二极管组（105）组成；所述PMOS晶体管Ⅱ（102）的栅极与PMOS晶体管Ⅰ（101）的漏极相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于峰岹科技（深圳）有限公司，未经峰岹科技（深圳）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310603360.6/，转载请声明来源钻瓜专利网。
