[发明专利]新颖的嵌入式系统存储器的测试结构及方法在审
| 申请号： | 201310613654.7 | 申请日： | 2013-11-27 |
| 公开（公告）号： | CN103605590A | 公开（公告）日： | 2014-02-26 |
| 发明（设计）人： | 周美娣;何文涛;殷明;黄璐;冯华星 | 申请（专利权）人： | 中国科学院嘉兴微电子与系统工程中心 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22 |
| 代理公司： | 上海旭诚知识产权代理有限公司 31220 | 代理人： | 郑立 |
| 地址： | 314006 浙江省嘉兴*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种嵌入式系统存储器的测试结构，内嵌于SoC芯片，包括CPU、控制器、系统总线、SPI接口和多路选择器。其中，CPU通过系统总线与SoC芯片中的存储器阵列相连；控制器通过SPI接口与外部测试机相连；多路选择器的一个输入端与系统总线相连，另一个输入端连接控制器，输出端连接到零位SRAM；SPI接口是SPI Slave外部接口，其和外部测试机之间具有4个接线。本发明还公开了一种嵌入式系统存储器的测试方法，用于本发明的嵌入式系统存储器的测试结构。本发明通过使用嵌入式的CPU，实现了对SoC芯片中的存储器阵列的基于软件的测试；而SPI接口实现简单，接线少，通信速率高，由此节省了测试时间。 | ||
| 搜索关键词： | 新颖 嵌入式 系统 存储器 测试 结构 方法 | ||
【主权项】：
一种嵌入式系统存储器的测试结构，内嵌于SoC芯片中，其特征在于，包括CPU、控制器、系统总线、SPI接口和多路选择器，所述CPU通过所述系统总线与所述SoC芯片中的存储器阵列相连，所述控制器通过所述SPI接口与外部测试机相连，所述存储器阵列包括多个SRAM和ROM，所述系统总线连接所述多路选择器的一个输入端，所述多路选择器的输出端连接所述SRAM阵列中的一个SRAM。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院嘉兴微电子与系统工程中心，未经中国科学院嘉兴微电子与系统工程中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310613654.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种集群存储数据保护方法及装置
- 下一篇：用于盲定位相关源的系统和方法
