[发明专利]半导体结构的形成方法有效
| 申请号： | 201310646324.8 | 申请日： | 2013-12-03 |
| 公开（公告）号： | CN103606534A | 公开（公告）日： | 2014-02-26 |
| 发明（设计）人： | 黄秋平;卞祖洋 | 申请（专利权）人： | 中微半导体设备（上海）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/3065 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201201 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构的形成方法，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层；在第一刻蚀阶段内，以所述掩膜层为掩膜，采用博世刻蚀工艺刻蚀所述半导体衬底，形成通孔，所述博世刻蚀工艺包括循环进行的多个处理周期，每个处理周期包括一个刻蚀步骤和一个沉积步骤，一个处理周期的总时间为博世刻蚀的循环时间，所述博世刻蚀的循环时间大于或等于10s，使得在刻蚀过程中，随着所述通孔的深度不断增加，所述通孔的顶部宽度始终大于掩膜层的开口宽度。所述半导体结构的形成方法，可以提高通孔顶部侧壁的形貌质量。 | ||
| 搜索关键词： | 半导体 结构 形成 方法 | ||
【主权项】：
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层；在第一刻蚀阶段内，以所述掩膜层为掩膜，采用博世刻蚀工艺刻蚀所述半导体衬底，形成通孔，所述博世刻蚀工艺包括循环进行的多个处理周期，每个处理周期包括一个刻蚀步骤和一个沉积步骤，一个处理周期的总时间为博世刻蚀的循环时间，所述博世刻蚀的循环时间大于或等于10s，使得在刻蚀过程中，随着所述通孔的深度不断增加，所述通孔的顶部宽度始终大于掩膜层的开口宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中微半导体设备（上海）有限公司，未经中微半导体设备（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310646324.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
