[发明专利]射频LDMOS器件及其制造方法

摘要

本发明公开了一种射频LDMOS器件，漂移区为非均匀掺杂结构，沟道到漏区之间依次为第一、第三和第二漂移区，第一漂移区的掺杂浓度最低，能降低沟道区附近的电场强度和热载流子效应，提高器件的可靠性；第二漂移区采用较高的掺杂浓度，能够降低器件的导通电阻；形成于第二漂移区表面的反掺杂覆盖层能有效地帮助耗尽漂移区、降低器件的输出电容，还能防止未覆盖法拉第屏蔽层的屏蔽介质层的电荷和界面态对器件的影响，使器件特性更加稳定。第二漂移区为过渡区能在不影响器件的可靠性和输出电容的情形下进一步增加器件的驱动电流、降低器件的导通电阻。本发明还公开了一种射频LDMOS器件的制造方法。

主权项

一种射频LDMOS器件，其特征在于，包括：第一导电类型重掺杂的硅衬底；第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；第一漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述第一漂移区的顶部表面和所述硅外延层的顶部表面相平、所述第一漂移区的深度小于所述硅外延层的厚度；沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述第一漂移区的第一侧和所述沟道区在横向上相接触，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述第一漂移区的深度；多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述第一漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；漏区，由形成于所述第一漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；第二漂移区，由形成于所述第一漂移区的部分区域中的第二导电类型离子注入区组成，所述第二漂移区的第一侧和所述第一漂移区的第一侧相隔一段距离、所述第二漂移区的第二侧和所述漏区横向接触；反掺杂覆盖层，由形成于所述第二漂移区表面形成有第一导电类型掺杂区组成；第三漂移区，由形成于所述第一漂移区的部分区域中的第二导电类型离子注入区组成，所述第三漂移区的第一侧和所述第一漂移区的第一侧相隔一段距离，所述第三漂移区的第二侧和所述第二漂移区的第一侧相接触、或者所述第三漂移区的第二侧延伸到所述第二漂移区中使得所述第三漂移区和所述第二漂移区部分交叠；由所述第一漂移区、所述第二漂移区、所述第三漂移区和所述反掺杂覆盖层组成射频LDMOS器件的漂移区；屏蔽介质层，形成在所述多晶硅栅的第二侧的侧面和顶面上以及所述漂移区的表面上；法拉第屏蔽层，形成在所述屏蔽介质层上，所述法拉第屏蔽层覆盖所述多晶硅栅的第二侧的侧面和顶面且所述法拉第屏蔽层的第二侧延伸到所述漂移区上方；令所述第三漂移区的第一侧和所述第一漂移区的第一侧之间的区域为区域一，所述区域一的所述漂移区由所述第一漂移区的部分区域组成；所述多晶硅栅的第二侧位于所述区域一的正上方，所述法拉第屏蔽层的第二侧位于所述第三漂移区的正上方、或者所述法拉第屏蔽层的第二侧位于所述第二漂移区的正上方；所述第三漂移区的掺杂浓度大于所述第一漂移区的掺杂浓度、所述第三漂移区的掺杂浓度小于所述第二漂移区的掺杂浓度；所述第一漂移区的掺杂浓度越小，所述区域一的电场强度越小、所述射频LDMOS器件的可靠性越高；所述第二漂移区的掺杂浓度越大，所述射频LDMOS器件的源漏导通电阻越小；所述反掺杂覆盖层用于增加所述第二漂移区的耗尽并降低所述射频LDMOS器件的源漏寄生电容；所述第三漂移区为所述第一漂移区和所述第二漂移区之间的过渡区域。