[发明专利]射频LDMOS器件及制造方法

摘要

本发明公开了一种射频LDMOS器件，硅外延层由依次形成于硅衬底表面的第一硅外延层、第二硅外延层和第三硅外延层叠加而成；漂移区和沟道区都形成在第三硅外延层中，第二硅外延层形成在漂移区和沟道区的底部，通过第二硅外延层的掺杂浓度大于第一和三硅外延层的掺杂浓度。通过调节第三硅外延层的掺杂浓度调节器件的导通电阻以及漏端结击穿电压，第二硅外延层形成一体内RESURF结构并用于降低漂移区的表面电场、减少热载流子效应、提高所述射频LDMOS器件的可靠性；第一硅外延层能使漏端结击穿电压维持或提高。本发明公开了一种射频LDMOS器件的制造方法。本发明能降低器件的源漏寄生电容，减少源漏导通电阻，增加驱动电流，提高器件的射频特性。

主权项

1.一种射频LDMOS器件，其特征在于，包括：第一导电类型重掺杂的硅衬底；第一导电类型掺杂的硅外延层，所述硅外延层由依次形成于所述硅衬底表面的第一硅外延层、第二硅外延层和第三硅外延层叠加而成；漂移区，由形成于所述第三硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述第三硅外延层的顶部表面相平、所述漂移区的深度小于所述第三硅外延层的厚度；沟道区，由形成于所述第三硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区和所述漂移区在横向上相邻接，所述沟道区的顶部表面和所述第三硅外延层的顶部表面相平、所述沟道区的深度小于等于所述漂移区的深度；多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述第三硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；法拉第屏蔽层，所述法拉第屏蔽层覆盖所述多晶硅栅的第二侧的侧面和顶面且所述法拉第屏蔽层的第二侧延伸到所述漂移区上方；所述法拉第屏蔽层和所述多晶硅栅之间以及所述法拉第屏蔽层和所述漂移区之间都隔离有屏蔽介质层；深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述沟道区和所述第三硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述沟道区、所述第三硅外延层和所述硅衬底电连接；所述第二硅外延层的掺杂浓度大于所述第一硅外延层的掺杂浓度,所述第二硅外延层的掺杂浓度大于所述第三硅外延层的掺杂浓度；所述沟道区和所述漂移区都位于所述第三硅外延层中，通过调节所述第三硅外延层的掺杂浓度调节射频LDMOS器件的导通电阻以及漏端结击穿电压，所述漏端结击穿电压为靠近所述漏区的所述漂移区和所述硅外延层之间PN结的击穿电压；所述第三硅外延层的掺杂浓度越低、所述射频LDMOS器件的导通电阻越低、所述漏端结击穿电压越高；所述第二硅外延层位于所述沟道区以及所述漂移区下方，所述第二硅外延层形成一体内RESURF结构并用于降低所述漂移区的表面电场、减少热载流子效应、提高所述射频LDMOS器件的可靠性，所述第二硅外延层和所述法拉第屏蔽层构成双RESURF结构；所述第二硅外延层的厚度越薄越好；在保证所述第二硅外延层的掺杂杂质不对所述第三硅外延层的掺杂产生影响从而不增加所述射频LDMOS器件的导通电阻和降低所述漏端结击穿电压的前提下，所述第二硅外延层的掺杂浓度越高、所述第三硅外延层的厚度越薄，所述漂移区的表面电场越低、所述射频LDMOS器件的可靠性越高；所述第一硅外延层用于为所述漂移区的耗尽区在跨越所述第二硅外延层后提供进一步的展开空间，使所述漏端结击穿电压维持或提高；所述第二硅外延层的掺杂浓度为所述第三硅外延层的掺杂浓度的2倍～10倍；所述第三硅外延层的厚度为1微米～2微米。