[发明专利]芯片形成方法、提高芯片封装成品良率的方法有效
申请号: | 201310670218.3 | 申请日: | 2013-12-10 |
公开(公告)号: | CN104701245B | 公开(公告)日: | 2018-07-31 |
发明(设计)人: | 郭叙海 | 申请(专利权)人: | 展讯通信(上海)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 张亚利;骆苏华 |
地址: | 201203 上海市浦东新区张*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种芯片形成方法、提高芯片封装成品良率的方法,其中芯片形成方法包括:提供芯片图形,芯片图形包括多个互连金属层图形,在多个互连金属层图形中,当一互连金属层图形的金属密度小于0.3时,在该互连金属层图形的空隙中形成有填充金属线图形,使互连金属层图形和填充金属线图形的金属密度大于等于0.3;根据芯片图形形成芯片。在设计芯片图形阶段,设计互连金属层图形的金属密度大于等于0.3,根据互连金属层图形和填充金属线图形制作互连金属层和填充金属线,在封装过程中,焊料凸点下相邻两层互连金属层之间的层间介电材料层部分能承受较大机械应力,避免甚至消除层间介电材料层部分和插塞层断裂的风险,封装成品良率满足量产需求。 | ||
搜索关键词: | 芯片 形成 方法 提高 封装 成品 | ||
【主权项】:
1.一种倒装芯片形成方法,其特征在于,包括:提供芯片图形,所述芯片图形包括多个互连金属层图形,在所述多个互连金属层图形中,当一个互连金属层图形的金属密度小于0.3时,在该层互连金属层图形的空隙中形成有填充金属线图形,使该层互连金属层图形和其中的填充金属线图形的金属密度大于等于0.3,所述金属密度是指铜柱凸块正下方的一层互连金属层在芯片正面投影的表面积,与铜柱凸块所占芯片正面的表面积之比;根据所述芯片图形形成芯片,包括:根据所述互连金属层图形和其中的填充金属线图形,在基底上形成互连金属层和填充金属线;在所述芯片正面形成焊料凸点,所述金属密度大于等于0.3的互连金属层图形位于焊料凸点下方,所述焊料凸点包括位于所述芯片正面的铜柱凸块、和位于所述铜柱凸块顶端的锡帽,所述锡帽和凸起焊盘焊接连接;提供基板,所述基板包括第一面和与所述第一面相对的第二面,所述第一面具有凸起焊盘,将所述焊料凸点和所述凸起焊盘焊接连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于展讯通信(上海)有限公司,未经展讯通信(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310670218.3/,转载请声明来源钻瓜专利网。
- 上一篇:芯片及形成方法、封装成品、提高封装成品良率的方法
- 下一篇:通孔填充方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造