[发明专利]顺序串接式多芯片的内存结构有效
| 申请号： | 201310690151.X | 申请日： | 2013-12-17 |
| 公开（公告）号： | CN104425000B | 公开（公告）日： | 2018-08-07 |
| 发明（设计）人： | 林正隆 | 申请（专利权）人： | 森富科技股份有限公司 |
| 主分类号： | G11C7/18 | 分类号： | G11C7/18 |
| 代理公司： | 长沙正奇专利事务所有限责任公司 43113 | 代理人： | 何为;袁颖华 |
| 地址： | 中国台湾新竹县*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种顺序串接式多芯片的内存结构，用以进行1600MHz以上及1600MHz以下的数据传输，其包含有基板；数个以数组方式设置于基板至少一面上的内存晶粒，各内存晶粒分别具有控制地址单元；以顺序串接内存晶粒方式连接各控制地址单元的布局线路；设于布局线路一端的处理单元；以及设于布局线路一端的反射讯号吸收单元。藉此，可利用该顺序串接内存晶粒的布局线路，大幅缩短各内存晶粒与布局线路间的距离，并同时使各控制地址单元间的布局线路缩短，而达到有效缩短线路布局以及简化线路设计的功效。 | ||
| 搜索关键词： | 顺序 串接式多 芯片 内存 结构 | ||
【主权项】：
1.一种顺序串接式多芯片的内存结构，用以进行1600MHz以上及1600MHz以下的数据传输，其特征在于，其包括有基板、数个内存晶粒、布局线路、处理单元及反射讯号吸收单元，该内存晶粒以数组方式设置于基板的至少一面上，而各内存晶粒分别具有控制地址单元；该布局线路以顺序串接内存晶粒的Ω字形排列方式连接各内存晶粒的控制地址单元；该处理单元设于布局线路的一端；该反射讯号吸收单元设于布局线路的另一端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于森富科技股份有限公司，未经森富科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310690151.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储装置
- 下一篇：用于发送和接收语音分组的方法和实现该方法的电子设备
