[发明专利]用于嵌入式系统的高速缓存器

摘要

本发明提供一种用于嵌入式系统的高速缓存器，包括地址路径模块、数据路径模块、控制逻辑模块和指令存储模块；指令存储模块包括指令数据寄存器、指令地址寄存器、状态寄存器，指令数据寄存器用于集中存放所述若干个指令段中各自的指令信息，所述指令地址寄存器用于集中存放所述若干个指令段中各自的指令地址信息，所述状态寄存器用于集中存放所述若干个指令段中各自的有效状态信息；当CPU处理单元向所述指令存储器进行指令编程操作时，如果指令地址寄存器内指令地址信息与所述指令编程操作的地址匹配，则状态寄存器中相应的指令状态位置“0”即无效。本发明可以方便的清除指令段，且在CPU对指令存储器执行编程操作后，可以支持仅清除掉高速缓存器中该编程地址对应的指令段，大大缩短了清除缓存的时间。

主权项

一种用于嵌入式系统的高速缓存器，其特征在于：包括地址路径模块（1）、数据路径模块（2）、控制逻辑模块（3）和指令存储模块（4）；所述地址路径模块（1）用于将来自CPU处理单元的读/编程地址信息传输到指令存储器；所述数据路径模块（2）用于响应CPU处理单元的读请求将位于指令存储器内的指令信息传输给CPU处理单元，或者，响应CPU处理单元发出的指令编程操作，改变指令存储器内的指令内容；所述控制逻辑模块（3）根据来自CPU处理单元的读/编程控制信号和来自指令存储器的响应信号，控制地址路径模块（1）和数据路径模块（2）；所述指令存储模块（4）存储若干个指令段，该指令段由指令地址位、指令状态位和指令数据位组成，所述指令数据位用于存储来自指令存储器的指令信息，所述指令地址位用于存储指令数据位中指令信息在指令存储器中对应的指令地址信息，所述指令状态位用于标识所述指令段中指令信息是否有效；所述指令存储模块（4）包括指令数据寄存器（41）、指令地址寄存器（42）、状态寄存器（43），所述指令数据寄存器（41）用于集中存放所述若干个指令段中各自的指令信息，所述指令地址寄存器（42）用于集中存放所述若干个指令段中各自的指令地址信息，所述状态寄存器（43）用于集中存放所述若干个指令段中各自的有效状态信息；当CPU处理单元向所述指令存储器进行指令编程操作时，如果指令地址寄存器（42）内指令地址信息与所述指令编程操作的地址匹配，则状态寄存器（43）中相应的指令状态位置“0”即无效；当CPU处理单元向所述指令存储器读指令信息时，待读指令地址与指令地址寄存器（42）进行比较，如果待读指令地址与其中一个地址匹配且该指令地址对应状态寄存器（43）的指令状态位有效时，指令段匹配成功，由指令数据寄存器（41）输出数据通过数据路径模块（2）传输给CPU处理单元，同时控制逻辑会生成对应的总线应答信号输出给处理器；否则，指令段匹配失败，指令读操作被bypass到指令存储器，由指令存储器输出数据通过数据路径模块（2）传输给CPU处理单元，同时，读出的指令信息会根据其地址填充到所述指令数据寄存器（41）相应位置，指令地址寄存器（42）存放读出的指令信息在指令存储器的地址信息，且状态寄存器（43）中相应的指令状态位置“1”即有效；状态位指示本 cache line 是否填充有效的数据。