[发明专利]一种现场可编程逻辑阵列及串行数据接收转换方法

摘要

本发明公开的现场可编程逻辑阵列，通过控制单元，分别控制N个模数转换器芯片及锁相回路的输出，分别实现对所述锁相回路输出的N个输出时钟相位的位调整，以及对N个串并转换单元输出的并行数据的字调整，实现锁存时钟与数据通道之间的时间偏移的动态补偿；然后控制所述N个模数转换器芯片输出正常信号，所述N个串并转换单元根据所述N个模数转换器芯片输出的正常信号及所述锁相回路输出的调整后的输出时钟相位，生成并输出正常工作状态下的并行数据；本发明公开的现场可编程逻辑阵列中只需一个所述锁相回路，即可实现上述调整及并行输出，使得充分使用现场可编程逻辑阵列的锁相回路资源的同时做到动态补偿锁存时钟至数据通道时间偏移。

主权项

一种现场可编程逻辑阵列，与系统时钟源、N个模数转换器芯片相连，其特征在于，包括：锁相回路、N个串并转换单元及控制单元；其中，所述锁相回路分别与所述系统时钟源、N个串并转换单元及控制单元相连，所述N个串并转换单元分别与所述N个模数转换器芯片对应相连，所述控制单元分别与所述N个模数转换器芯片及N个串并转换单元相连；所述控制单元，用于接收外部输入的复位信号，生成并输出使所述N个模数转换器芯片输出位同步训练序列的第一控制信号，以及相位调整信号，并生成与所述位同步训练序列相同的位序列；所述锁相回路，接收所述系统时钟源输出的输入时钟信号，并根据所述相位调整信号，对其某一路输出时钟相位进行单步增加或减少；所述N个串并转换单元，分别根据所述位同步训练序列及输出时钟相位，生成并输出位调整状态下的并行数据至所述控制单元；所述控制单元还用于根据所述位调整状态下的并行数据及位序列实现对所述锁相回路输出的N个输出时钟相位的位调整；然后生成并输出使所述N个模数转换器芯片输出字同步训练序列的第一控制信号，以及使所述N个串并转换单元逐一位移的使能信号，并生成与所述字同步训练序列相同的字序列，根据所述字序列与字调整状态下的并行数据实现对所述N个串并转换单元输出的并行数据的字调整；再输出使所述N个模数转换器芯片输出正常信号的第一控制信号；所述N个串并转换单元还用于根据所述N个模数转换器芯片输出的正常信号及所述锁相回路输出的调整后的输出时钟相位，生成并输出正常工作状态下的并行数据。