[发明专利]一种沟槽刻蚀方法及刻蚀装置有效
| 申请号： | 201310737928.3 | 申请日： | 2013-12-29 |
| 公开（公告）号： | CN104752152B | 公开（公告）日： | 2018-07-06 |
| 发明（设计）人： | 符雅丽 | 申请（专利权）人： | 北京北方华创微电子装备有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/67 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 彭瑞欣;张天舒 |
| 地址： | 100176 北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种沟槽刻蚀方法及刻蚀装置，用于在晶圆的基底上刻蚀沟槽，所述晶圆的基底上由上至下沉积有第一掩膜层和位于所述第一掩膜层下方的第二掩膜层，其中，沟槽刻蚀方法包括：S1、在第一腔室内将所述第一掩膜层和所述第二掩膜层打开，形成预设图形；S2、在第二腔室内去除所述第一掩膜层，并按所述预设图形刻蚀所述晶圆的基底以形成所述沟槽。本发明能够克服现有技术中灰化工艺容易造成沉积在腔室壁的反应副产物掉落而导致部分刻蚀缺陷的问题。 | ||
| 搜索关键词： | 掩膜层 沟槽刻蚀 基底 晶圆 刻蚀装置 预设图形 沉积 室内 反应副产物 刻蚀沟槽 刻蚀缺陷 腔室壁 掉落 灰化 刻蚀 去除 | ||
【主权项】：
1.一种沟槽刻蚀方法，用于在晶圆的基底上刻蚀沟槽，所述晶圆的基底上由上至下沉积有第一掩膜层和位于所述第一掩膜层下方的第二掩膜层，其特征在于，所述第一掩膜层上方还沉积有抗反射层和位于所述抗反射层上方的光阻层，且所述光阻层形成为预设图形，所述晶圆的基底与所述第二掩膜层之间还沉积有介质层，所述沟槽刻蚀方法包括：S1、在第一腔室内打开所述第一掩膜层和所述第二掩膜层，形成预设图形；S2、在第二腔室内去除所述第一掩膜层，并按所述预设图形刻蚀所述晶圆的基底以形成所述沟槽；其中，所述S1包括：S11’、利用第二刻蚀气体按所述预设图形打开所述抗反射层；S11、利用第一刻蚀气体打开所述第一掩膜层，形成所述预设图形；S12、利用第二刻蚀气体打开所述第二掩膜层，形成所述预设图形；S12’、利用所述第二刻蚀气体打开所述介质层，形成所述预设图形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京北方华创微电子装备有限公司，未经北京北方华创微电子装备有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310737928.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
